[发明专利]多芯片定时对准共同参考信号在审
| 申请号： | 201910478455.7 | 申请日： | 2019-06-03 |
| 公开（公告）号： | CN110557117A | 公开（公告）日： | 2019-12-10 |
| 发明（设计）人： | 迈克尔·迪恩·沃梅克;简·迈克尔·史蒂文森;理查德·威廉·埃泽尔 | 申请（专利权）人： | 凌力尔特科技控股有限责任公司 |
| 主分类号： | H03L7/06 | 分类号： | H03L7/06;H03L7/099 |
| 代理公司： | 11274 北京中博世达专利商标代理有限公司 | 代理人： | 申健 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本主题技术通过使输出上升边缘与输入上升边缘同时发生来除去锁相环(PLL)中的延迟源。本主题技术使用与输入参考信号路径中相同的电路配置和偏置电路尽可能接近地将沿着输入参考信号路径经历的延迟量复制到PLL。例如，包含复制电路的定时对准电路将补偿延迟添加到负反馈环路信号，以使反馈环路延迟与参考路径延迟相匹配。估计参考信号路径的延迟并将其添加到复制电路中。这两条路径的延迟特性彼此抵消，使得输入参考信号和反馈环路信号的相位在PLL的输入处变为锁相。 | ||
| 搜索关键词： | 延迟 反馈环路 复制电路 上升边缘 主题技术 负反馈环路 参考路径 电路配置 路径经历 偏置电路 延迟特性 输入处 锁相环 延迟量 抵消 匹配 对准 电路 复制 输出 | ||
【主权项】：
1.一种用于定时对准共同参考信号的设备，该设备包括：/n参考分频器电路，耦合到输入端子并且被配置为接收参考频率信号，以及沿着来自所述输入端子的参考信号路径产生分频参考信号；/n锁相环(PLL)电路，被配置为接收所述分频参考信号并沿反馈信号路径产生分频反馈信号到PLL的输入，以及输出振荡信号到输出端子；和/n定时对准电路，耦合到PLL电路并且被配置为以预定延迟量调整所述分频反馈信号的相位，该延迟量与通过所述参考分频器电路的参考信号路径的路径延迟量成比例以用于将所述分频参考信号与具有调整后的相位的分频反馈信号对准，所述定时对准电路包括复制通过所述参考分频器电路的参考信号路径的路径延迟量的一个或多个延迟组件。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于凌力尔特科技控股有限责任公司，未经凌力尔特科技控股有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910478455.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种逻辑门电路
- 下一篇：一种锁相装置及锁相方法
