[发明专利]超越函数求值在审
| 申请号： | 201910444531.2 | 申请日： | 2019-05-27 |
| 公开（公告）号： | CN110569020A | 公开（公告）日： | 2019-12-13 |
| 发明（设计）人： | P·维斯瓦纳坦皮莱;R·M·波利;V·纳塔拉昂;A·特索罗洛 | 申请（专利权）人： | 德克萨斯仪器股份有限公司 |
| 主分类号： | G06F7/544 | 分类号： | G06F7/544;G06F7/556;G06F7/483 |
| 代理公司： | 11245 北京纪凯知识产权代理有限公司 | 代理人： | 赵志刚;李英 |
| 地址： | 美国德*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了超越函数求值。在所描述的示例中，一种装置500被布置以分别利用第一电路530、第二电路550和第三电路580，响应于输入操作数510的最低有效位和分别响应于第一、第二和第三表520值，生成超越函数的线性项、二次项和常数项，该第一、第二和第三表520值是分别响应于第一、第二和第三索引而被检索的，第一、第二和第三索引是响应于输入操作数的最高有效位而生成的。第三电路580还被布置以响应于线性项、二次项和常数项的和，生成输出操作数的尾数。 | ||
| 搜索关键词： | 电路 响应 输入操作数 常数项 二次项 有效位 索引 尾数 操作数 检索 输出 申请 | ||
【主权项】：
1.一种装置，其包括：/n第一电路，其被布置以响应于输入操作数的最低有效位并且响应于响应第一索引而从第一表检索的第一表值，生成超越函数的线性项，所述第一索引是响应于所述输入操作数的最高有效位而生成的；/n第二电路，其被布置以响应于所述输入操作数的最低有效位并响应于响应第二索引而从第二表检索的第二表值，生成所述超越函数的二次项，所述第二索引是响应于所述输入操作数的最高有效位而生成的；以及/n第三电路，其被布置以响应于所述输入操作数的最低有效位并响应于响应第三索引而从第三表检索的第三表值，生成所述超越函数的常数项，所述第三索引是响应于所述输入操作数的最高有效位而生成的，并且其中所述第三电路被布置以响应于所述线性项、二次项和常数项的和而生成输出操作数。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司，未经德克萨斯仪器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910444531.2/，转载请声明来源钻瓜专利网。
- 上一篇：数值的随机修约
- 下一篇：一种抗ASIC挖矿的工作量证明方法
- 同类专利
- 超越函数求值-201910444531.2
- P·维斯瓦纳坦皮莱;R·M·波利;V·纳塔拉昂;A·特索罗洛 - 德克萨斯仪器股份有限公司
- 2019-05-27 - 2019-12-13 - G06F7/544
- 本申请公开了超越函数求值。在所描述的示例中，一种装置500被布置以分别利用第一电路530、第二电路550和第三电路580，响应于输入操作数510的最低有效位和分别响应于第一、第二和第三表520值，生成超越函数的线性项、二次项和常数项，该第一、第二和第三表520值是分别响应于第一、第二和第三索引而被检索的，第一、第二和第三索引是响应于输入操作数的最高有效位而生成的。第三电路580还被布置以响应于线性项、二次项和常数项的和，生成输出操作数的尾数。
- 乘法器、数据处理方法、芯片及电子设备-201910817996.8
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2019-12-03 - G06F7/544
- 本申请提供一种乘法器、数据处理方法、芯片及电子设备，所述乘法器包括：修正正则有符号数编码电路和修正压缩电路，所述修正正则有符号数编码电路的输出端与所述修正压缩电路的输入端连接，该乘法器能够通过修正正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。
- 乘法器、数据处理方法、芯片及电子设备-201910817965.2
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2019-11-29 - G06F7/544
- 本申请提供一种乘法器、数据处理方法、芯片及电子设备，所述乘法器包括：正则有符号数编码电路、压缩树组电路以及累加电路；所述正则有符号数编码电路的输出端与所述压缩树组电路的输入端连接，所述压缩树组电路的输出端与所述累加电路的输入端连接，该乘法器可以通过压缩树组电路对目标编码的部分积进行压缩处理，得到目标运算结果，该乘法器能够对接收到的待处理数据进行正则有符号数编码，降低乘法运算中有效部分积的数目，从而降低乘法运算的复杂性。
- 专利分类
