[发明专利]K系列FPGA内部CLB模块定位及通用性配置测试方法有效
| 申请号： | 201811518304.1 | 申请日： | 2018-12-12 |
| 公开（公告）号： | CN109655740B | 公开（公告）日： | 2021-07-27 |
| 发明（设计）人： | 王立恒;项宗杰;徐导进 | 申请（专利权）人： | 上海精密计量测试研究所;上海航天信息研究所 |
| 主分类号： | G01R31/3185 | 分类号： | G01R31/3185 |
| 代理公司： | 上海航天局专利中心 31107 | 代理人： | 余岢 |
| 地址： | 201109 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供K7系列FPGA内部CLB模块定位及通用性配置测试方法，包括：定位FPGA内部所有CLB模块的具体位置；对CLB模块阵列进行左右对等分，每等分中同行CLB模块并行，同列CLB模块串行进行配置，实现CLB资源的全覆盖；对配置的CLB模块阵列进行内建自测试，通过实际输出的数据与预期数据的比较，判断CLB模块阵列是否存在缺陷，若某个CLB模块出现问题，根据输出信号与时钟的对应关系，定位CLB模块出错的具体位置。本发明提供的K7系列FPGA内部CLB模块定位及通用性配置测试方法，实现了所有CLB模块的定位，不用计算“空洞”阵列具体位置，优化了配置程序，实现了最优化的配置次数，配置程序具有通用性，减少了程序重复编写的时间。 | ||
| 搜索关键词： | 系列 fpga 内部 clb 模块 定位 通用性 配置 测试 方法 | ||
【主权项】：
1.一种K7系列FPGA内部CLB模块定位及通用性配置测试方法，其特征在于，包括：定位FPGA内部所有CLB模块的具体位置；对CLB模块阵列进行左右对等分，每等分中同行CLB模块并行，同列CLB模块串行进行配置，实现CLB资源的全覆盖；对配置的CLB模块阵列进行内建自测试，通过实际输出的数据与预期数据的比较，判断CLB模块阵列是否存在缺陷，若某个CLB模块出现问题，根据输出信号与时钟的对应关系，定位CLB模块出错的具体位置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海精密计量测试研究所;上海航天信息研究所，未经上海精密计量测试研究所;上海航天信息研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811518304.1/，转载请声明来源钻瓜专利网。
