[发明专利]一种基于FPGA的三相电网基波信号快速提取算法实现方法在审
| 申请号： | 201810632745.8 | 申请日： | 2018-06-08 |
| 公开（公告）号： | CN110581707A | 公开（公告）日： | 2019-12-17 |
| 发明（设计）人： | 李国丽;王群京;袁庆庆;钱喆 | 申请（专利权）人： | 安徽大学 |
| 主分类号： | H03L7/093 | 分类号： | H03L7/093 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 230601 安徽省合肥市经济技术*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的三相电网基波信号快速提取算法实现方法，属于电力电子技术领域。本发明的实现平台为FPGA，采用硬件描述语言实现，包括鉴相器、环路滤波器、压控振荡器和方波生成器。所述鉴相器、环路滤波器和压控振荡器组成三相电网基波信号快速提取算法的前向通道，所述的方波生成器为反馈通道。本发明可以在复杂电网环境下及时、有效地跟踪并锁定三相电网电压的基波信号，计算简便，动态和静态跟踪特性良好，以纯硬件的方式实现并行处理，响应时间短。 | ||
| 搜索关键词： | 基波信号 方波生成器 环路滤波器 压控振荡器 快速提取 三相电网 鉴相器 电力电子技术领域 三相电网电压 硬件描述语言 并行处理 反馈通道 复杂电网 静态跟踪 前向通道 算法实现 纯硬件 有效地 算法 锁定 跟踪 响应 | ||
【主权项】：
1.一种基于FPGA的三相电网基波信号快速提取算法实现方法，其实现平台为FPGA，采用硬件描述语言实现，其特征在于：包括鉴相器、环路滤波器、压控振荡器和方波生成器；所述鉴相器的输入为被测三相电网的电压信号；所述压控振荡器的输出为提取的被测三相电网电压的基波信号；所述鉴相器、环路滤波器和压控振荡器组成三相电网基波信号快速提取算法的前向通道，所述的方波生成器为反馈通道。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽大学，未经安徽大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810632745.8/，转载请声明来源钻瓜专利网。
- 上一篇：分频电路系统和方法
- 下一篇：锁频环型全数字频率综合器
- 同类专利
- 一种高频率低相噪、快速跳频接收频综组件-201920957729.6
- 吴福龙;李永昌;孙强 - 江苏中芯慧科技有限公司
- 2019-06-25 - 2020-02-04 - H03L7/093
- 本实用新型公开了一种高频率低相噪、快速跳频接收频综组件，属于微波通信设备技术领域。所述的频综组件由晶体振荡器产生基准信号经功分器功分为四路信号，分别送至三选一开关、第一梳妆谱发生器、第二梳妆谱发生器及锁相环组件。第一梳妆谱发生器输出1GHz信号，经过滤放大后输出至三选一开关，第二梳妆谱发生器与锁相环输出混频后得到9GHz的射频信号，经过滤波放大后输出至三选一开关。三选一开关由开关信号控制，输出100MHz、1GHz及9GHz中某一路射频信号，信号跳频时间为微秒级。
- 使用伪随机噪声对锁相环进行自测试-201910653455.6
- 简-彼得·斯考特;乌里希·莫尔曼 - 恩智浦有限公司
- 2019-07-18 - 2020-01-31 - H03L7/093
- 一种设备包括信号控制电路系统、锁相环(PLL)和相关性电路。所述信号控制电路系统提供承载伪随机相位噪声且如从应用时钟信号和伪随机噪声导出的参考时钟信号。所述PLL响应于承载所述伪随机相位噪声的所述参考时钟信号而提供与所述参考时钟信号的相位相关的输出信号。所述相关性电路通过将对应于来自所述相位检测器的所述输出信号的信号与所述伪随机噪声交叉相关并且作为响应通过评估相对于指示所述PLL的性能水平的已知阈值的所述交叉相关的结果而对所述PLL进行自测试。
- 一种滤波器及PLL电路-201920574588.X
- 黄志忠 - 海能达通信股份有限公司
- 2019-04-23 - 2020-01-21 - H03L7/093
- 本实用新型涉及提供一种滤波器及PLL电路。本实用新型的一种滤波器，包括输入端和输出端，连接输入端和输出端、用于通过一预设频段二次谐波的并联谐振电路，其中并联谐振电路包含一电容调节电路；滤波器还包括：与电容调节电路连接、用于外接控制电路的控制信号输入端；与输入端和输出端分别连接、用于抑制预设频段三次及以上谐波的第一可调谐滤波电路和第二可调谐滤波电路；第一可调谐滤波电路和第二可调谐滤波电路分别与控制信号输入端连接。实施本实用新型，能够扩大滤波器的使用范围。实现相同的功能条件下，减少元器件使用数量，有效缩小PCB占用面积。
- 具有宽锁定范围的混合锁相环-201680017779.5
- P·莱迪 - 美高森美SOC公司
- 2016-02-19 - 2020-01-14 - H03L7/093
- 数字锁相环包括被配置成以某一频率产生输出信号的数控振荡器。相位比较器将输出信号或从其导出的信号与参考信号作比较以产生相位误差信号。第一环路滤波器根据相位比较器的输出产生针对数控振荡器的第一控制信号。耦合至相位比较器的输出的频率误差测量电路产生频率误差信号。第二环路滤波器根据频率误差测量电路的输出产生针对数控振荡器的第二控制信号。电路将第一和第二控制信号组合并将经组合的控制信号提供给数控振荡器。
- 数字锁相环内部的杂波频率估计-201780090196.X
- 罗特姆·雅维维;迈克尔·肯纳;亚尔·达加尼 - 英特尔公司
- 2017-05-31 - 2019-12-27 - H03L7/093
- 提供了被配置为消除锁相环(PLL)系统中的杂波的系统和方法。被配置为消除PLL系统中的杂波的方法包括：从PLL系统接收PLL信号；基于接收到的PLL信号确定接收到的PLL信号中的杂波的估计杂波频率；以及基于估计杂波频率消除接收到的PLL信号中的杂波。
- 一种基于FPGA的三相电网基波信号快速提取算法实现方法-201810632745.8
- 李国丽;王群京;袁庆庆;钱喆 - 安徽大学
- 2018-06-08 - 2019-12-17 - H03L7/093
- 本发明公开了一种基于FPGA的三相电网基波信号快速提取算法实现方法，属于电力电子技术领域。本发明的实现平台为FPGA，采用硬件描述语言实现，包括鉴相器、环路滤波器、压控振荡器和方波生成器。所述鉴相器、环路滤波器和压控振荡器组成三相电网基波信号快速提取算法的前向通道，所述的方波生成器为反馈通道。本发明可以在复杂电网环境下及时、有效地跟踪并锁定三相电网电压的基波信号，计算简便，动态和静态跟踪特性良好，以纯硬件的方式实现并行处理，响应时间短。
- 一种C波段锁相环防干扰型降频的方法及电路-201910811596.6
- 叶远龙 - 珠海市普斯赛特科技有限公司
- 2019-08-30 - 2019-11-22 - H03L7/093
- 本发明公开了一种C波段锁相环防干扰型降频的方法及电路，包括以下步骤：接收卫星电视信号后通过微带传输线路进行传输；经过一级放大电路将低噪声进行放大；经低噪声放大后经电容耦合后进入二级放大电路进行放大；经电容耦合后进入射频滤波模块将带外信号进行滤波；输入至锁相模块进行鉴相、运算得出所需的信号的频带；通过耦合电容传输到中频滤波模块将带外信号进行消减；经LC滤波模块对信号的频带进行锁定。将接受到的卫星信号通过射频滤波模块将带外信号进行过滤，然后通过锁相模块对信号进行鉴相、滤波、压控，再通过中频滤波模块将带外信号进行衰减抑制，最后通过LC滤波模块精确信号带宽后输出，有效防止5G网络对信号干扰的问题。
- 一种宽带直接频率合成器-201920501663.X
- 马德科 - 成都益为创科技有限公司
- 2019-04-15 - 2019-11-15 - H03L7/093
- 本实用新型提供了一种宽带直接频率合成器，利用梳状谱发生模块接收一设定频率的时钟信号，并产生所述时钟信号的多次谐波分量以形成宽带基带信号；第一输出通道与梳状谱发生模块连接，开关滤波模块对所述宽带基带信号进行开关滤波以形成捷变频信号，第二输出通道与所述梳状谱发生模块连接，第一带通滤波器对所述宽带基带信号进行带通滤波以形成对比信号。本实用新型通过梳状谱发生模块直接产生时钟信号的多次谐波分量，然后通过开关滤波模块取出各频段从而输出产生捷变频信号，简化了结构，降低了成本，并且利用开关滤波模块对所述宽带基带信号进行开关滤波，保证输出信号具有优异的杂散性能。
- 专利分类
