[发明专利]像素阵列基板

摘要

一种像素阵列基板，包括第一像素单元、相邻于第一像素单元的第二像素单元、与第一像素单元的第一薄膜晶体管及第二像素单元的第二薄膜晶体管的至少一者电性连接的扫描线、以及与第一像素单元的第一薄膜晶体管及第二像素单元的第二薄膜晶体管的至少一者电性连接且与扫描线交错的数据线。第一像素单元的第一彩色滤光图案与第二像素单元的第二彩色滤光图案在数据线上部分重叠，以形成第一彩色滤光图案与第二彩色滤光图案的堆叠区。数据线具有宽部以及窄部。在数据线的窄部上的堆叠区的宽度大于在数据线的宽部上的堆叠区的宽度。

主权项

1.一种像素阵列基板，包括：一第一像素单元，包括：一第一薄膜晶体管；一第一像素电极，与该第一薄膜晶体管电性连接；以及一第一彩色滤光图案，与该第一像素电极重叠设置；一第二像素单元，与该第一像素单元相邻且包括：一第二薄膜晶体管；一第二像素电极，与该第二薄膜晶体管电性连接；以及一第二彩色滤光图案，与该第二像素电极重叠设置；一扫描线，与该第一薄膜晶体管及该第二薄膜晶体管的至少一者电性连接；以及一数据线，与该扫描线交错设置且与该第一薄膜晶体管及该第二薄膜晶体管的至少一者电性连接，其中该第一薄膜晶体管及该第二薄膜晶体管分别位于该数据线的相对两侧；该第一彩色滤光图案与该第二彩色滤光图案在该数据线上部分重叠，以形成该第一彩色滤光图案与该第二彩色滤光图案的一堆叠区；该数据线具有一宽部以及一窄部，在该窄部上的该堆叠区的宽度大于在该宽部上的该堆叠区的宽度。