[发明专利]动态多通道的神经网络SOC芯片及其通道资源分配方法

摘要

本发明提供一种动态多通道的神经网络SOC芯片及其通道资源分配方法，增设动态分配通道资源电路，该电路包括源统计单元、DDR访问分组单元、分组配置存储单元、DDR访问通路矩阵单元、终端统计单元以及复数个DDR通道；所述动态分配通道资源电路的在工作过程中，每个源统计单元对神经网络层的数据流量进行统计后送往DDR访问分组单元；由所述DDR访问分组单元判断各个神经网络层的输入数据量和DDR通道的数据量，并以此调整DDR通道的连接关系形成新的DDR通道使用分组关系；再由所述DDR访问通路矩阵单元对数据源通路和DDR通道进行分组互联。从而实现动态分配通道资源，使得人工智能芯片的带宽问题得到有效解决解决。

主权项

1.一种动态多通道的神经网络SOC芯片，其特征在于：包括神经网络电路和动态分配通道资源电路；所述神经网络电路包括复数个神经网络层，每个神经网络层具有一数据源通路；所述动态分配通道资源电路包括复数个源统计单元、一DDR访问分组单元、一分组配置存储单元、一DDR访问通路矩阵单元、复数个终端统计单元以及复数个DDR通道；复数个所述源统计单元分别一一对应连接各所述神经网络层的数据源通路；复数个所述源统计单元还均连接至所述DDR访问分组单元和DDR访问通路矩阵单元；所述DDR访问分组单元、所述分组配置存储单元、所述DDR访问通路矩阵单元依次连接；每个所述DDR通道均对应通过一所述终端统计单元连接所述DDR访问通路矩阵单元；复数个所述终端统计单元还均连接至所述DDR访问分组单元；所述动态分配通道资源电路工作过程中，每个所述源统计单元都会对由对应神经网络层的数据流量进行统计，并将统计信息送往所述DDR访问分组单元；在神经网络电路工作完成并停止后，所述DDR访问分组单元开始判断各个神经网络层的输入数据量和DDR通道的数据量，并以此调整DDR通道的连接关系形成新的DDR通道使用分组关系，并把新的DDR通道使用分组关系写到所述分组配置存储单元进行配置；所述DDR访问通路矩阵单元根据分组配置存储单元的配置对数据源通路和DDR通道进行分组互联。