[发明专利]存储器高效的末级高速缓存架构有效
| 申请号： | 201810049930.4 | 申请日： | 2018-01-18 |
| 公开（公告）号： | CN108334458B | 公开（公告）日： | 2023-09-12 |
| 发明（设计）人： | J·高尔;A·曼达尔;A·诺丽;S·萨布拉蒙尼 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F12/0811 | 分类号： | G06F12/0811;G06F12/0842;G06F12/0862;G06F12/123 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 何焜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了存储器高效的末级高速缓存架构。描述了存储器高效的末级高速缓存(LLC)架构。实现LLC架构的处理器可以包括处理器核、可操作地耦合至处理器核的末级高速缓存(LLC)、以及可操作地耦合至LLC的高速缓存控制器。高速缓存控制器用于监视对处理器核和与LLC相关联的动态随机存取存储器(DRAM)设备之间的信道的带宽要求。高速缓存控制器进一步用于：当带宽要求超过第一阈值时，执行从DRAM设备的第一定义数量的连续读取；以及当带宽要求未超过第一阈值时，对来自LLC的经修改的行执行到DRAM设备的第一定义数量的连续写入。 | ||
| 搜索关键词： | 存储器 高效 高速缓存 架构 | ||
【主权项】：
1.一种处理器，包括：处理器核；末级高速缓存(LLC)，可操作地耦合至所述处理器核；高速缓存控制器，可操作地耦合至所述LLC，所述高速缓存控制器用于：监视对所述处理器核和与所述LLC相关联的动态随机存取存储器(DRAM)设备之间的信道的带宽要求；当所述带宽超过第一阈值时，执行从所述DRAM设备的第一定义数量的连续读取；以及当所述带宽未超过所述第一阈值时，对来自所述LLC的脏的行执行到所述DRAM设备的第一定义数量的连续写入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810049930.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种IO处理方法及装置
- 下一篇：一种多端口固态硬盘的实现方案
