[发明专利]一种基于SoC芯片的深度神经网络嵌入式实现方法在审
| 申请号： | 201711292569.X | 申请日： | 2017-12-07 |
| 公开（公告）号： | CN108171321A | 公开（公告）日： | 2018-06-15 |
| 发明（设计）人： | 程陶然;文鹏程;白林亭;李阳;谢建春;郭锋 | 申请（专利权）人： | 中国航空工业集团公司西安航空计算技术研究所 |
| 主分类号： | G06N3/04 | 分类号： | G06N3/04;G06N3/06 |
| 代理公司： | 中国航空专利中心 11008 | 代理人： | 杜永保 |
| 地址： | 710000 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于机载智能计算领域，提出了一种基于SoC芯片的深度神经网络嵌入式实现方法。该方法基于SoC芯片进行实现，神经网络主程序在处理器内核上实现，完成全局调度任务；计算密集部分在可编程逻辑上实现，完成并行计算任务；两部分通过片内高速总线进行控制指令和状态信息的交换，实现处理器与可编程逻辑的协同工作。本发明提出的方法使用SoC内置的处理器内核执行整体调度任务，从而更好地利用FPGA可以动态重配置的特性，提升网络的灵活性。 1 | ||
| 搜索关键词： | 神经网络 处理器内核 可编程逻辑 嵌入式 动态重配置 并行计算 方法使用 高速总线 控制指令 全局调度 整体调度 智能计算 主程序 处理器 内置 协同 交换 网络 | ||
【主权项】：
1.一种基于SoC芯片的深度神经网络嵌入式实现方法，其特征在于：神经网络主程序在SoC芯片的处理器内核上实现，完成全局调度任务；计算密集部分在SoC芯片的可编程逻辑上实现，完成并行计算任务；两部分通过片内高速总线进行控制指令和状态信息的交换；
处理器内核控制可编程逻辑部分加载第一个配置文件，载入子层1的相关参数和计算逻辑；原始输入经过处理器的预处理过程，进入可编程逻辑进行计算，输出信息存入外部存储器；之后，处理器控制可编程逻辑加载第二个配置文件，载入子层2的相关参数和计算逻辑，读取存储器中上一层的输出信息，继续进行计算；重复此过程直至完成最后的全连接层计算，最终输出结果反馈的处理器，按照需求格式输出。
2.如权利要求1所述的一种基于SoC芯片的深度神经网络嵌入式实现方法，其特征在于：所述配置文件对应不同子层，通过对可编程逻辑的动态重配置，实现大规模深度神经网络在硬件资源有限的SoC芯片上的布局。3.如权利要求2中深度神经网络嵌入式实现方法所述，其特征在于：所述配置文件可由神经网络模型中相邻多个子层所生成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所，未经中国航空工业集团公司西安航空计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711292569.X/，转载请声明来源钻瓜专利网。
