[发明专利]基于FPGA的微光视频帧间累加降噪算法的实时实现方法

摘要

本发明公开了一种基于FPGA的微光视频帧间累加降噪算法的实时实现方法。计算和存储多帧图像对应像素点与当前帧对应像素点灰度值的差值。根据与当前帧的时间远近程度，分配不同位宽来存储与当前帧相同像素点灰度值的差值，输出时每个像素时钟得到两个16位数据共32位，包括8位最新帧该像素点灰度数据和由剩余24位存储的7个灰度差值信息，经过计算获得8帧累加平均后的灰度信息输出。本发明降低了所需存储器件容量要求，也降低了多帧累加算法所需的存储器件时钟频率要求。

主权项

一种基于FPGA的微光视频帧间累加降噪算法的实时实现方法，其特征在于包含以下步骤：步骤1：定义帧间累加的帧编号为1‑8，每个像素点对应32位存储信息，一个16位奇数地址和一个16位偶数地址；步骤2：接收前8帧的视频信号，根据存储位宽分配规则和降精度替换规则，将每个像素点8帧的灰度值信号都存入该像素点对应的32位存储空间中；步骤3：8帧之后，每接收一帧新的视频信号，根据差值更新操作规则对32位存储空间中的数据进行数据替换操作；步骤4：在每一帧的对数据进行替换操作之后，将32位存储空间中的灰度及差值信息读出；SRAM选用27Mhz时钟读出，将奇数地址第八位数据乘8与奇数地址8‑12位的5位数，奇数地址13‑15位和偶数地址第0位的4位数，偶数地址1‑4位的4位数，偶数地址5‑7位的3位数，偶数地址8‑10位的3位数，偶数地址11‑13位的3位数，偶数地址14‑15位的2位数所表示的7个差值使用补码计算求和的方法得到8帧累加和值，得到的计算结果除8得到多帧累加平均后的灰度值。