[发明专利]基于SoC_FPGA的ADS-B芯片有效
| 申请号： | 201711097875.8 | 申请日： | 2017-11-09 |
| 公开（公告）号： | CN107908591B | 公开（公告）日： | 2021-07-09 |
| 发明（设计）人： | 刘刚;张锋烽;徐丁海;葛成 | 申请（专利权）人： | 中国航空无线电电子研究所 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 上海和跃知识产权代理事务所(普通合伙) 31239 | 代理人： | 杨慧 |
| 地址： | 200233 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明一种基于SoC_FPGA的ADS‑B芯片，包含硬核处理器系统、总线架构和FPGA逻辑块，当工作于ADS‑B IN状态时，FPGA逻辑块对1090ES检波信号进行信号解码，生成ADS‑B原始数据；硬核处理器系统通过总线架构访问ADS‑B原始数据，生成周围飞机的飞行态势信息输出至外部监视终端；当工作于ADS‑B OUT状态时,FPGA逻辑块接收本机的飞行态势信息，以及通过总线架构访问ADS‑B原始数据，形成适合1090ES数据链传输的ADS‑B消息报文，硬核处理器系统通过总线架构访问本机的飞行态势信息，生成ADS‑B原始数据。本发明有效减小了ADS‑B系统的体积，降低了系统的复杂性。 | ||
| 搜索关键词： | 基于 soc_fpga ads 芯片 | ||
【主权项】：
一种基于SoC_FPGA的ADS‑B芯片，包含硬核处理器系统、总线架构和FPGA逻辑块，其特征在于所述总线架构包含AXI总线、LW HPS2FPGA桥和FPGA2HPS桥；当ADS‑B芯片工作于ADS‑B IN状态时，所述FPGA逻辑块用于对1090ES检波信号进行信号解码，生成ADS‑B原始数据供硬核处理器系统访问；硬核处理器系统通过LW HPS2FPGA桥和AXI总线访问ADS‑B原始数据，并对ADS‑B原始数据进行协议解析、滤波，生成周围飞机的飞行态势信息；当ADS‑B芯片工作于ADS‑B OUT状态时,所述FPGA逻辑块用于生成本机的飞行态势信息供硬核处理器系统访问，以及通过FPGA2HPS桥和AXI总线访问ADS‑B原始数据，并对ADS‑B原始数据进行编码、组帧，形成适合1090ES数据链传输的ADS‑B消息报文；所述硬核处理器系统通过LW HPS2FPGA桥和AXI总线访问本机态势信息，并对本机的飞行态势信息进行协议编码、滤波，生成ADS‑B原始数据供FPGA逻辑块访问。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空无线电电子研究所，未经中国航空无线电电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711097875.8/，转载请声明来源钻瓜专利网。
