[发明专利]对芯片进行FPGA原型验证的方法和装置在审
申请号: | 201710883929.7 | 申请日: | 2017-09-26 |
公开(公告)号: | CN107766619A | 公开(公告)日: | 2018-03-06 |
发明(设计)人: | 耿介 | 申请(专利权)人: | 青岛海信电器股份有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 北京同立钧成知识产权代理有限公司11205 | 代理人: | 杨泽,刘芳 |
地址: | 266100 山*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明实施例提供一种对芯片进行FPGA原型验证的方法和装置。本发明对芯片进行FPGA原型验证的方法,包括从芯片的统一电源管理格式UPF文件中提取属于第一电源管理属性类的第一UPF指令;根据芯片的寄存器传输级RTL文件构建逻辑设计的层次结构;逐条读取所述第一UPF指令,在所述层次结构中查找与所述第一UPF指令对应的逻辑单元;根据所述第一UPF指令的属性修改所述逻辑单元的RTL代码,生成FPGA文件,并利用所述FPGA文件对所述芯片进行FPGA原型验证。本发明实施例可以在常规FPGA上模拟集成电路中的电源管理行为,使得FPGA的逻辑行为能够与集成电路相一致,对芯片设计提供有效参考依据。 | ||
搜索关键词: | 芯片 进行 fpga 原型 验证 方法 装置 | ||
【主权项】:
一种对芯片进行FPGA原型验证的方法,其特征在于,包括:从芯片的统一电源管理格式UPF文件中提取属于第一电源管理属性类的第一UPF指令,所述第一电源管理属性类包括关断控制属性、电源开关属性和保持寄存器属性;根据芯片的寄存器传输级RTL文件构建逻辑设计的层次结构;逐条读取所述第一UPF指令,在所述层次结构中查找与所述第一UPF指令对应的逻辑单元;根据所述第一UPF指令的属性修改所述逻辑单元的RTL代码,生成FPGA文件,并利用所述FPGA文件对所述芯片进行FPGA原型验证。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于青岛海信电器股份有限公司,未经青岛海信电器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710883929.7/,转载请声明来源钻瓜专利网。
- 上一篇:空气滤清器的结构改进方法
- 下一篇:一种基于降阶模型的气动‑热‑结构优化方法