[发明专利]层叠型电子部件的制造方法

摘要

本发明提供一种能够以高精度制造能够高密度安装的层叠型电子部件的制造方法。其包括以下工序：层叠绝缘体层或磁性体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体，在该集合层叠体的上表面形成多个外部端子的工序；在形成了多个外部端子的集合层叠体的上表面形成覆盖外部端子并通过热处理消失的消失层的工序；将集合层叠体沿层叠方向切断并分割为各个基体的工序；对基体赋予绝缘体前驱体的工序以及对赋予了绝缘体前驱体的基体实施热处理并形成层叠型电子部件的工序，在基体的侧面露出的导体被绝缘体前驱体的热处理物亦即绝缘体膜覆盖。

主权项

1.一种层叠型电子部件的制造方法，所述层叠型电子部件在通过交替地层叠多个绝缘体层与导体图案而成的基体内，通过绝缘体层间的导体图案形成电路元件，所述层叠型电子部件的制造方法的特征在于，/n包括以下工序：/n交替地层叠多个绝缘体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体的工序；/n在该集合层叠体的与层叠方向正交的一个面上，形成多个外部端子的工序；/n在该集合层叠体的形成了该多个外部端子的面上，形成覆盖该外部端子并通过热处理消失的消失层的工序；/n将形成了该消失层的集合层叠体沿着层叠方向切断并分割为各个基体的工序；/n对该基体的表面赋予绝缘体前驱体的工序；以及/n对赋予了该绝缘体前驱体的该基体实施热处理而形成层叠型电子部件的工序，/n该层叠型电子部件的该电路元件具有第一端部和第二端部，该第一端部是距离基体的底面近的导体图案的引出端，该第二端部是距离所述基体的底面远的导体图案的引出端，所述基体的底面是配置外部端子的面，/n该第一端部与配置于该基体的底面上的第一外部端子连接，该第二端部经由使其表面的至少一部分露出并配置于该基体的侧面的导体与配置于该基体的底面的第二外部端子连接，/n在该基体的侧面露出的导体的表面被作为该绝缘体前驱体的热处理物的绝缘体膜覆盖。/n