[发明专利]瞬态电压抑制器及其制作方法

摘要

本发明涉及一种瞬态电压抑制器及其制作方法，所述瞬态电压抑制器包括第一齐纳二极管、第二齐纳二极管、第一二极管、第二二极管、第三二极管、第四二极管、第一接线端及第二接线端，所述第一齐纳二极管的正极与所述第一二极管的正极相连，所述第一二极管的负极连接至所述第一接线端，所述第一齐纳二极管的负极连接所述第二二极管的负极，所述第二二极管的正极连接至所述第二接线端，所述第二齐纳二极管的负极与所述第三二极管的负极相连，所述第三二极管的正极连接所述第一接线端，所述第二齐纳二极管的正极连接所述第四二极管的正极，所述第四二极管的负极连接至所述第二接线端。

主权项

1.一种瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括第一齐纳二极管、第二齐纳二极管、第一二极管、第二二极管、第三二极管、第四二极管、第一接线端及第二接线端，所述第一齐纳二极管的正极与所述第一二极管的正极相连，所述第一二极管的负极连接至所述第一接线端，所述第一齐纳二极管的负极连接所述第二二极管的负极，所述第二二极管的正极连接至所述第二接线端，所述第二齐纳二极管的负极与所述第三二极管的负极相连，所述第三二极管的正极连接所述第一接线端，所述第二齐纳二极管的正极连接所述第四二极管的正极，所述第四二极管的负极连接至所述第二接线端；所述瞬态电压抑制器包括N型衬底、形成于所述N型衬底上的P型外延层、形成于所述P型外延层表面的第一N型掺杂区域、第一P型掺杂区域、第二N型掺杂区域及第二P型掺杂区域、形成于所述第一N型掺杂区域表面的第一P型高掺杂区域、形成于所述P型外延层表面的第一N型高掺杂区域、形成于所述P型外延层表面的第二P型高掺杂区域、形成于所述第一P型掺杂区域表面的第二N型高掺杂区域、形成于所述第二N型掺杂区域表面的第三P型高掺杂区域、形成于所述P型外延层表面的第三N型高掺杂区域、形成于所述P型外延层表面的第四P型高掺杂区域及形成于所述第二P型掺杂区域表面的第四N型高掺杂区域，所述第一N型掺杂区域、所述第一N型高掺杂区域、所述第二P型高掺杂区域、所述第一P型掺杂区域、所述第二N型掺杂区域、所述第三N型高掺杂区域、所述第四P型高掺杂区域及所述第二P型掺杂区域沿预定方向依次排列，所述第一N型掺杂区域与所述第一P型高掺杂区域构成所述第二二极管，所述第一N型高掺杂区域与所述第二P型高掺杂区域构成所述第一齐纳二极管，所述第一P型掺杂区域与所述第二N型高掺杂区域构成所述第一二极管，所述第二N型掺杂区域与所述第三P型高掺杂区域构成所述第三二极管，所述第三N型高掺杂区域与所述第四P型高掺杂区域构成所述第二齐纳二极管，所述第二P型掺杂区域与所述第四N型高掺杂区域构成所述第四二极管；所述瞬态电压抑制器还包括第一N型高掺杂阱及第二N型高掺杂阱，所述第一N型高掺杂阱位于六个二极管的一侧，所述第二N型高掺杂阱位于六个二极管的另一侧，所述第一N型高掺杂阱贯穿所述P型外延层且延伸至所述N型衬底中，所述第二N型高掺杂阱贯穿所述P型外延层且延伸至所述N型衬底中。