[发明专利]一种荧光示波器的数字信号处理系统

摘要

一种荧光示波器的数字信号处理系统，包括信号发生器模块、示波器数据接收模块、LA数据接收模块、高精度数字触发模块、DDR3内存读写模块、硬件DVM计算模块、示波器采样率计算模块、示波器采集控制模块、硬件示波器串行总线解码模块、硬件数据内插模块、硬件可配置数字滤波器模块、硬件垂直插值模块、硬件高精度数字TDC模块、硬件FFT计算模块、硬件快速采集模块、硬件荧光采集模块和硬件波形颜色处理模块。本发明所有数字信号处理过程均采用可编程逻辑器件进行处理，有效克服了现有技术存在的形捕获率较低，不能很好的捕获偶发低概率事件的不足，满足了实际需要。

主权项

1.一种荧光示波器的数字信号处理系统，其特征在于，包括：LA数据接收模块（1）、示波器 数据接收模块（2）、信号发生器模块（3）、高精度数字触发模块（4）、示波器采样率计算模块（5）、硬件DVM计算模块（6）、示波器采集控制模块（7）、内部RAM数据存储模块（8）、DDR3内存读写模块（9）、硬件示波器串行总线解码模块（10）、硬件数字内插模块（11）、硬件FFT计算模块（12）、硬件可配置数字滤波模块（13）、硬件数字垂直内插模块（14）、硬件快速采集模块（15）、硬件高精度数字TDC模块（16）、硬件荧光采集模块（17）、硬件波形颜色处理模块（18）、USBPCIE 专用处理器控制模块（19）和上位机（20）；/nLA数据接收模块（1）的输出端分别与高精度数字触发模块（4）和示波器采样率计算模块（5）的一个输入端连接，高精度数字触发模块（4）的输出端与示波器采集控制模块（7）的触发输入端连接，该示波器采集控制模块（7）的两个输出端分别与内部RAM数据存储模块（8）和DDR3内存读写模块（9）的一个输入端连接；/n示波器数据接收模块（2）的输出端分别与信号发生器模块（3）、高精度数字触发模块（4）、示波器采样率计算模块（5）、硬件DVM计算模块（6）的一个输入端连接，示波器采样率计算模块（5）的输出端分别与内部RAM数据存储模块（8）和DDR3内存读写模块（9）的另一个输入端连接；该信号发生器模块（3）的输出端用于输出DDS数据；该硬件DVM计算模块（6）的输出端与USBPCIE专用处理器控制模块（19）的一个输入端连接；/n该内部RAM数据存储模块（8）的一个输入端还与DDR3内存读写模块（9）的压缩数据输出端连接；/n该内部RAM数据存储模块（8）的输出端分别与该信号发生器模块（3）、该硬件DVM计算模块（6）、硬件示波器串行总线解码模块（10）、硬件数字内插模块（11）、硬件FFT计算模块（12）和USBPCIE专 用处理器控制模块（19）的输入端连接；/n硬件示波器串行总线解码模块（10）的输出端与USBPCIE专用处理器控制模块（19）的输入端连接；/n硬件FFT计算模块（12）的输出端与USBPCIE专用处理器控制模块（19）的一个输入端连接；/n硬件数字内插模块（11）的输出端分别与硬件可配置数字滤波器模（13）、硬件数字垂直内插模块（14）、硬件高精度数字TDC模块（16）的输入端连接；/n硬件可配置数字滤波模块（13）和硬件数字垂直内插模块（14）的输出端与硬件快速采集模块（15）和硬件荧光采集模块（17）的一个输入端连接；硬件高精度数字TDC模块（16）的两个输出端 分别与硬件快速采集模块（15）和硬件荧光采集模块（17）的另一个输入端连接；/n硬件快速采集模块（15）和硬件荧光采集模块（17）的输出端分别与硬件波形颜色处理模块（18）的两个输入端连接，硬件波形颜色处理模块（18）的输出端以及硬件高精度数字TDC模块（6）的一个输出端分别与USBPCIE专用处理器控制模块（19）的两个对应输入端连接；/n该USBPCIE专用处理器控制模块（19）的控制信号输出端分别与LA数据接收模块（1）、示波器 数据接收模块（2）、硬件示波器串行总线解码模块（10）、硬件可配置数字滤波模块（13）、硬件快速 采集模块（15）和硬件波形颜色处理模块（18）的控制端连接；/n该USBPCIE专用处理器控制模块（19）的一个接口与上位机（20）的接口连接。/n