[发明专利]一种高速LVDS同步总线系统在审
| 申请号： | 201710477830.7 | 申请日： | 2017-06-09 |
| 公开（公告）号： | CN107329922A | 公开（公告）日： | 2017-11-07 |
| 发明（设计）人： | 吴限光;刘洪庆;张磊;高利杰;胡亚平 | 申请（专利权）人： | 中国电子科技集团公司第四十一研究所 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 266555 山东省*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种高速LVDS同步总线系统，数据收发单元实现LVDS电平的驱动功能，使收发信号适配子板的LVDS电平；FPGA进行数据双沿采样、串并转换、数据变换、存储控制、PXI桥接控制，以实现数据的产生与处理；SRAM存储器实现接收数据的存储，以备上位机查看；PXI桥接单元连接上位机和LVDS总线模块；上位机控制单元实现数据的参数设置、显示和控制；同步总线系统的信号处理流程包括发送过程和接收过程。本发明的高速LVDS总线系统可以通过上位机设置发送速率、发送次数和发送方法；每个通道的最大发送和接收速率都为622Mbps，还可以作为LVDS电平的数据发生源和接收器。 | ||
| 搜索关键词： | 一种 高速 lvds 同步 总线 系统 | ||
【主权项】：
一种高速LVDS同步总线系统，其特征在于，包括：数据收发单元、FPGA、SRAM存储器、PXI桥接单元、上位机控制单元；数据收发单元实现LVDS电平的驱动功能，使收发信号适配子板的LVDS电平；FPGA进行数据双沿采样、串并转换、数据变换、存储控制、PXI桥接控制，以实现数据的产生与处理；SRAM存储器实现接收数据的存储，以备上位机查看；PXI桥接单元连接上位机和LVDS总线模块；上位机控制单元实现数据的参数设置、显示和控制；同步总线系统的信号处理流程包括发送过程和接收过程；数据发送过程包括：设置发送参数、输入要发送的数据、发送数据三部分；数据接收过程包括：接收校准、处理数据、显示数据三部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所，未经中国电子科技集团公司第四十一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710477830.7/，转载请声明来源钻瓜专利网。
- 上一篇：一体式汽车排气管的制造方法
- 下一篇：一种调整总线时序的方法、存储介质和终端
