[发明专利]受限的占空比校正电路

摘要

一种占空比校正电路具有包括串联耦合到一起的多个电流饥饿型反相器的延迟线。第一电流饥饿型反相器的输入接收输入时钟信号。相对较弱的反相器与电流饥饿型反相器中的每一个电流饥饿型反相器并联耦合。具有运算放大器的低通滤波器具有耦合到延迟线的输出的差分输入，以接收输出时钟信号。运算放大器的单端输出耦合到电流饥饿型反相器中的每一个电流饥饿型反相器的电流源和电流吸收器晶体管，以控制由延迟线提供的延迟量。低通滤波器校正所述输入时钟信号的所述占空比，以使得输出时钟信号具有50％占空比。相对较弱的并联连接的反相器确保在电流饥饿型反相器无法转变的情况下没有时钟脉冲被跳过。

主权项

一种占空比校正电路，其特征在于，包括：多个串联耦合的电流饥饿型反相器，所述多个串联耦合的电流饥饿型反相器具有用于接收具有第一占空比的周期性输入信号的开始反相器和用于提供具有第二占空比的输出时钟信号的结束反相器；反馈电路，所述反馈电路在所述多个串联耦合的电流饥饿型反相器中的最后电流饥饿型反相器和开始电流饥饿型反相器之间耦合；以及多个反相器，所述多个反相器中的一反相器与所述多个串联连接的电流饥饿型反相器中的一电流饥饿型反相器并联耦合。