[发明专利]飞行器载荷终端图像压缩方法在审
申请号: | 201710405688.5 | 申请日: | 2017-06-01 |
公开(公告)号: | CN107347158A | 公开(公告)日: | 2017-11-14 |
发明(设计)人: | 张峰 | 申请(专利权)人: | 西南电子技术研究所(中国电子科技集团公司第十研究所) |
主分类号: | H04N19/426 | 分类号: | H04N19/426;H04N19/42;H04N19/85 |
代理公司: | 成飞(集团)公司专利中心51121 | 代理人: | 郭纯武 |
地址: | 610036 四川*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开的一种飞行器载荷终端图像压缩方法,旨在提供一种支持多种图像分辨率、图像压缩倍率可控、压缩信噪比可调,压缩效率高的图像压缩方法。本发明通过下述技术方案予以实现以FPGA芯片为核心组成的图像压缩系统中;FPGA的加载程序以及ADV212的固件文件共同存储于一片Flash存储器中;然后采用FPGA中内嵌的ARM内核通过总线AXI_EMC对图像压缩芯片ADV212进行参数配置,运用硬件描述语言VHDL对来源于图像输入接口LVDS的图像数据进行重新排序、组帧、校验和分割,FPGA逻辑部分将分割后的数据送给图像压缩芯片ADV212进行图像数据交互,将压缩后的数据输出至可编程逻辑门阵列FPGA,FPGA逻辑单元模块根据检测到ADV212处理完成的中断后,再从LVDS接口循环接收原始图像信息并进行压缩处理。 | ||
搜索关键词: | 飞行器 载荷 终端 图像 压缩 方法 | ||
【主权项】:
一种飞行器载荷终端图像压缩方法,具有如下技术特征:以带有图像输入接口LVDS、串口、内存DDR的可编程逻辑门阵列FPGA芯片为核心,电连接双片程序加载存储器QSPIFlash、以太网接口芯片PHY、模/数转换器ADC、数/模转换器DAC和图像压缩芯片ADV212组成图像压缩系统;FPGA的加载程序以及ADV212的固件文件共同存储于一片Flash存储器中;然后采用FPGA中内嵌的ARM内核通过总线AXI_EMC对图像压缩芯片ADV212进行参数配置,通过可编程逻辑门阵列FPGA运用硬件描述语言VHDL对来源于图像输入接口LVDS的图像数据进行重新排序、组帧、校验和分割,以完成图像数据的采集、接收、压缩预处理输入,并将图像数据存储到大容量内存DDR中,FPGA逻辑部分将分割后的数据送给图像压缩芯片ADV212进行图像数据交互,将压缩后的数据输出至可编程逻辑门阵列FPGA,FPGA逻辑单元模块根据检测到ADV212处理完成的中断后,再从LVDS接口循环接收原始图像信息并进行压缩处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西南电子技术研究所(中国电子科技集团公司第十研究所),未经西南电子技术研究所(中国电子科技集团公司第十研究所)许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710405688.5/,转载请声明来源钻瓜专利网。
- 上一篇:电场发光装置的有机化合物
- 下一篇:一种松香烷型二萜化合物及其制备方法和应用
- 彩色图像和单色图像的图像处理
- 图像编码/图像解码方法以及图像编码/图像解码装置
- 图像处理装置、图像形成装置、图像读取装置、图像处理方法
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序以及图像解码程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序、以及图像解码程序
- 图像形成设备、图像形成系统和图像形成方法
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序