[发明专利]数字信号路由电路有效
| 申请号： | 201710301797.2 | 申请日： | 2012-05-25 |
| 公开（公告）号： | CN107395303B | 公开（公告）日： | 2020-01-31 |
| 发明（设计）人： | G·马凯;J·韦格纳;G·迈克里奥德 | 申请（专利权）人： | 思睿逻辑国际半导体有限公司 |
| 主分类号： | H04Q3/04 | 分类号： | H04Q3/04 |
| 代理公司： | 11285 北京北翔知识产权代理有限公司 | 代理人： | 郑建晖;关丽丽 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种集成电路，包括可配置为处理音频数据样本流的数字混合核，所述数字混合核包括混合构件，所述混合构件包括：混合器；至少第一源数据缓冲器和第二源数据缓冲器；至少第一目的地数据缓冲器(Z1/Z2)；所述混合构件可配置为重复地建立至少一个信号路径。本发明的集成电路用于将消费者设备中的多个信号源和信号目的地互连。 | ||
| 搜索关键词： | 数字信号 路由 电路 | ||
【主权项】：
1.一种集成电路，包括可配置为处理音频数据样本流的数字混合核，所述数字混合核包括混合构件，所述混合构件包括：/n混合器，所述混合器包括乘累加器，所述乘累加器包括乘累加器输入和乘累加器输出；/n至少一个第一源数据缓冲器和至少一个第二源数据缓冲器(A1/A2和B1/B2)，每个相应地可配置为重复地接收相应的至少一个第一音频数据样本和至少一个第二音频数据样本(A和B)，并且重复地存储所述相应的至少一个第一音频数据样本和至少一个第二音频数据样本；/n至少一个第一目的地数据缓冲器(Z1/Z2)，可配置为重复地存储相应的至少一个第三音频数据样本，并且重复地发送所述至少一个第三音频数据样本(Z)；/n所述混合构件可配置为通过以下方式重复地建立至少一个信号路径：/n在一个采样时钟(SCK)的一个周期(T1)内接收第一音频数据样本(处理A)；/n将所述第一音频数据样本存储在第一源数据缓冲器(A1/A2)中长达所述周期(T1)的剩余部分以及长达所述采样时钟(SCK)的整个下一个周期(T2)；/n在所述周期(T1)内接收至少一个第二音频数据样本(处理B)；/n将该第二音频数据样本或每个第二音频数据样本存储在相应的第二源数据缓冲器(B1/B2)中长达所述周期(T1)的剩余部分以及长达整个所述下一个周期(T2)；/n在所述下一个周期(T2)内取得所述所存储的第一音频数据样本；/n将所述第一音频数据样本乘以第一乘法系数，从而在所述下一个周期(T2)内生成第一部分总和；/n在所述下一个周期(T2)内临时存储所述第一部分总和；/n在所述下一个周期(T2)内取得所述所存储的至少一个第二音频数据样本；/n将该第二音频数据样本或每个第二音频数据样本乘以相应的第二乘法系数，由此在所述下一个周期(T2)内生成至少一个相应的第二部分总和；/n将所述第一部分总和与所述第二部分总和相加，以在所述下一个周期(T2)内生成第三音频数据样本；以及/n将所述第三音频数据样本存储在目的地数据缓冲器(Z1/Z2)中长达所述下一个周期(T2)的剩余部分以及长达接下来的下一个周期(T3)的持续时间。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于思睿逻辑国际半导体有限公司，未经思睿逻辑国际半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710301797.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 数字信号路由电路-201710301797.2
- G·马凯;J·韦格纳;G·迈克里奥德 - 思睿逻辑国际半导体有限公司
- 2012-05-25 - 2020-01-31 - H04Q3/04
- 本发明提供了一种集成电路，包括可配置为处理音频数据样本流的数字混合核，所述数字混合核包括混合构件，所述混合构件包括：混合器；至少第一源数据缓冲器和第二源数据缓冲器；至少第一目的地数据缓冲器(Z1/Z2)；所述混合构件可配置为重复地建立至少一个信号路径。本发明的集成电路用于将消费者设备中的多个信号源和信号目的地互连。
- 专利分类
