[发明专利]一种基于FinFET器件的全加器

摘要

本发明公开了一种基于FinFET器件的全加器，包括第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管、第七N型FinFET管、第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第四P型FinFET管、第五P型FinFET管、第六P型FinFET管、第七P型FinFET管、第八P型FinFET管、第九P型FinFET管、第一反相器和第二反相器；优点是在不影响电路性能的情况下，电路面积、延时、功耗和功耗延时积均较小。

主权项

一种基于FinFET器件的全加器，其特征在于包括第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管、第七N型FinFET管、第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第四P型FinFET管、第五P型FinFET管、第六P型FinFET管、第七P型FinFET管、第八P型FinFET管、第九P型FinFET管、第一反相器和第二反相器，所述的第一N型FinFET管、所述的第二N型FinFET管和所述的第三N型FinFET管均为高阈值N型FinFET管，所述的第七P型FinFET管为高阈值P型FinFET管，所述的第四N型FinFET管、所述的第五N型FinFET管、所述的第六N型FinFET管和所述的第七N型FinFET管均为低阈值N型FinFET管，所述的第一P型FinFET管、所述的第二P型FinFET管、所述的第三P型FinFET管、所述的第四P型FinFET管、所述的第五P型FinFET管、所述的第六P型FinFET管、所述的第八P型FinFET管和所述的第九P型FinFET管均为低阈值P型FinFET管，所述的第一反相器和所述的第二反相器为结构相同的低阈值反相器；所述的第一反相器的输入端为所述的全加器的时钟端，所述的第一反相器的输出端、所述的第二反相器的输入端、所述的第一P型FinFET管的前栅、所述的第四N型FinFET管的前栅和所述的第四N型FinFET管的背栅连接，所述的第二反相器的输出端、所述的第三P型FinFET管的前栅、所述的第三P型FinFET管的背栅和所述的第六N型FinFET管的前栅连接，所述的第一P型FinFET管的源极、所述的第二P型FinFET管的源极、所述的第三P型FinFET管的源极和所述的第九P型FinFET管的源极均接入电源，所述的第一P型FinFET管的漏极、所述的第一N型FinFET管的漏极、所述的第二N型FinFET管的漏极、所述的第三N型FinFET管的漏极、所述的第五N型FinFET管的前栅、所述的第五N型FinFET管的背栅、所述的第二P型FinFET管的前栅、所述的第二P型FinFET管的背栅、所述的第五P型FinFET管的前栅和所述的第五P型FinFET管的背栅连接，所述的第一P型FinFET管的背栅、所述的第二P型FinFET管的漏极和所述的第五N型FinFET管的漏极连接且其连接端为所述的全加器的高位进位信号输出端，所述的第一N型FinFET管的前栅、所述的第三N型FinFET管的前栅、所述的第四P型FinFET管的前栅和所述的第七P型FinFET管的前栅连接且其连接端为所述的全加器的第一加数信号输入端，所述的第一N型FinFET管的背栅、所述的第二N型FinFET管的前栅、所述的第四P型FinFET管的背栅和所述的第七P型FinFET管的背栅连接且其连接端为所述的全加器的第二加数信号输入端，所述的第一N型FinFET管的源极、所述的第二N型FinFET管的源极、所述的第三N型FinFET管的源极和所述的第四N型FinFET管的漏极连接，所述的第二N型FinFET管的背栅、所述的第三N型FinFET管的背栅、所述的第六P型FinFET管的前栅、所述的第六P型FinFET管的背栅、所述的第八P型FinFET管的前栅和所述的第八P型FinFET管的背栅连接且其连接端为所述的全加器的第三加数信号输入端，所述的第三P型FinFET管的漏极、所述和的第四P型FinFET管的源极和所述的第六P型FinFET管的源极连接，所述的第四P型FinFET管的漏极、所述的第五P型FinFET管的源极、所述的第六P型FinFET管的漏极和所述的第七P型FinFET管的源极连接，所述的第七P型FinFET管的漏极和所述和的第八P型FinFET管的源极连接，所述的第五P型FinFET管的漏极、所述的第八P型FinFET管的漏极、所述的第九P型FinFET管的前栅、所述的第九P型FinFET管的背栅、所述的第六N型FinFET管的漏极、所述的第七N型FinFET管的前栅和所述的第七N型FinFET管的背栅连接，所述的第九P型FinFET管的漏极、所述的第七N型FinFET管的漏极和所述的第六N型FinFET管的背栅连接且其连接端为所述的全加器的和输出端，所述的第四N型FinFET管的源极、所述的第五N型FinFET管的源极、所述的第六N型FinFET管的源极和所述的第七N型FinFET管的源极均接地。