[发明专利]IC退化管理电路、系统和方法在审
| 申请号： | 201710214288.6 | 申请日： | 2017-04-01 |
| 公开（公告）号： | CN107450010A | 公开（公告）日： | 2017-12-08 |
| 发明（设计）人： | 康伯坚;张智贤;周文升;彭永州 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 北京德恒律治知识产权代理有限公司11409 | 代理人： | 章社杲,李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种IC退化传感器。所述IC退化管理传感器包括在环形振荡器结构中电连接的奇数个第一逻辑门，每个第一逻辑门都具有输入和输出。每个第一逻辑门进一步包括第一PMOS晶体管、第一NMOS晶体管并且第二逻辑门具有输入和输出。所述第二逻辑门的输入是所述第一逻辑门的输入，所述第一PMOS晶体管和所述第一NMOS晶体管的漏极电连接到所述第二逻辑门的输出，并且所述第二逻辑门的输出是所述第一逻辑门的输出。本发明还提供了一种退化管理系统和方法。 | ||
| 搜索关键词： | ic 退化 管理 电路 系统 方法 | ||
【主权项】：
一种IC退化管理传感器，包括：奇数个第一逻辑门，电连接为环形振荡器结构，每个第一逻辑门具有输入和输出，其中，每个第一逻辑门进一步包括：第一PMOS晶体管；第一NOMS晶体管；和第二逻辑门，具有输入和输出，其中，所述第二逻辑门的输入是所述第一逻辑门的输入；其中，所述第一PMOS晶体管和所述第一NMOS晶体管的漏极电连接到所述第二逻辑门的输出，并且所述第二逻辑门的输出是所述第一逻辑门的输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710214288.6/，转载请声明来源钻瓜专利网。
