[发明专利]一种占空比稳定电路

摘要

本发明公开了一种占空比稳定电路，包括具有两个输出端的鉴相器、启动电路、积分器和具有两个输入端压控延时链；鉴相器接收参考时钟信号CK_REF与压控延迟链的反馈信号CK_VCDL，并完成参考时钟信号CK_REF与反馈信号CK_VCDL相位差的比较；积分器用于占空比检测，并将鉴相器输出信号的占空比信息转化为电压信息；该电压信息用于控制压控延迟链的延迟时间，使压控延迟链能够实时地调整鉴相器两输入信号的相位差；启动电路使时钟稳定电路迅速进入锁定状态，缩短锁定时间。本发明通过增加启动电路和增加放电电流镜的两种方式，大大缩短了锁定时间，因此本发明更加适用于频率会发生突变或者对锁定时间有严格要求的场合。

主权项

一种占空比稳定电路，其特征在于：包括具有两个输出端的鉴相器、启动电路、积分器和具有两个输入端压控延时链；鉴相器的其中一个输出端与启动电路的输入端连接，且该输出端作为所述稳定电路的输出端，鉴相器的另一个输出端与压控延时链的其中一个输入端连接，启动电路的输出端与积分器的输入端连接，积分器的输出端与压控延时链的另一个输入端连接；鉴相器接收参考时钟信号CK_REF与压控延迟链的反馈信号CK_VCDL，并完成参考时钟信号CK_REF与反馈信号CK_VCDL相位差的比较；积分器用于占空比检测，并将鉴相器输出信号的占空比信息转化为电压信息；该电压信息用于控制压控延迟链的延迟时间，使压控延迟链能够实时地调整鉴相器两输入信号的相位差；启动电路使时钟稳定电路迅速进入锁定状态，缩短锁定时间。