[发明专利]一种FPGA延时装置及方法

摘要

本申请公开了一种FPGA延时装置及方法，涉及信号处理技术领域，能够在保持较低成本和较低硬件复杂度的同时，提高延时时间的精度和测量的时间间隔的精度。本申请的延时装置包括延时调整模块和测量模块，其中，延时调整模块用于根据延时时间延后或提前第一信号；测量模块与延时调整模块连接，测量模块用于确定指定时间间隔，指定时间间隔为经延时调整模块调整后的第一信号所在时刻，与第二信号中对应于调整后第一信号的周期的起始时刻之间的时间间隔，第二信号为周期信号。本申请适用于延时信号。

主权项

1.一种现场可编辑门阵列FPGA延时装置，其特征在于，所述FPGA延时装置包括获取模块、计算模块、延时调整模块和测量模块，其中，所述获取模块，用于获取第二信号的时间周期、调整前第一信号所在时刻与第二信号中对应于调整前第一信号的周期的起始时刻之间的初始时间间隔；所述计算模块，所述计算模块与所述获取模块连接，所述计算模块还与所述延时调整模块连接，所述计算模块用于根据所需时间间隔、所述第二信号的时间周期及所述初始时间间隔计算所述延时时间；所述延时调整模块用于根据所述延时时间延后或提前第一信号；所述测量模块与所述延时调整模块连接，所述测量模块用于确定指定时间间隔，所述指定时间间隔为调整后第一信号所在时刻，与第二信号中对应于调整后第一信号的周期的起始时刻之间的时间间隔，第二信号为周期信号；所述测量模块包括：第一判断模块，第一判断模块与所述延时调整模块连接，所述第一判断模块用于判断第一信号延后所述延时时间或提前所述延时时间；第一计算模块，所述第一计算模块与所述第一判断模块连接，所述第一计算模块用于在第一信号延后所述延时时间时，计算所述延时时间与所述初始时间间隔的加和；所述第一计算模块还用于在第一信号提前所述延时时间时，计算第一时间间隔与所述延时时间的差值，所述第一时间间隔为调整前第一信号所在时刻与第二信号中对应于调整后第一信号的周期的起始时刻之间的时间间隔；第二判断模块，所述第二判断模块与所述第一计算模块连接，所述第二判断模块用于判断所述加和是否大于第二信号的时间周期；所述第二判断模块还用于判断所述差值是否大于第二信号的时间周期；第二计算模块，所述第二计算模块与所述第二判断模块连接，所述第二计算模块用于在所述加和大于第二信号的时间周期时，将所述加和减去至少一个所述时间周期，得到小于所述时间周期的第一结果；所述第二计算模块还用于在所述差值大于第二信号的时间周期时，将所述差值减去至少一个所述时间周期，得到小于所述时间周期的第二结果；指定模块，所述指定模块与所述第二判断模块连接，所述指定模块还与所述第二计算模块连接，所述指定模块用于在所述加和大于第二信号的时间周期时，指定所述第一结果为所述指定时间间隔；所述指定模块还用于在所述加和小于第二信号的时间周期时，指定所述加和为所述指定时间间隔；所述指定模块还用于在所述差值大于第二信号的时间周期时，指定所述第二结果为所述指定时间间隔；所述指定模块还用于在所述差值小于第二信号的时间周期时，指定所述差值为所述指定时间间隔。