[发明专利]移位寄存器及其驱动方法、驱动电路和显示装置

摘要

本发明实施例提供了一种移位寄存器及其驱动方法、驱动电路和显示装置，涉及显示技术领域，能够降低输出波形的失真。移位寄存器包括：输入信号端、输出信号端、使能电平端、第一时钟信号端和第二时钟信号端；连接于第一节点、输入信号端和第一时钟信号端的第一下拉控制模块，第一下拉控制模块用于响应于第一时钟信号端输出的使能电平，将输入信号端输出的电平提供给第一节点；第一电容，其第一端连接于第一节点，其第二端连接于第二时钟信号端；连接于第一节点、输出信号端和使能电平端的下拉模块，下拉模块用于响应于第一节点的使能电平，将使能电平端输出的使能电平提供给输出信号端。

主权项

1.一种移位寄存器，其特征在于，包括：输入信号端、输出信号端、使能电平端、第一时钟信号端和第二时钟信号端；连接于第一节点、所述输入信号端和所述第一时钟信号端的第一下拉控制模块，所述第一下拉控制模块用于响应于所述第一时钟信号端输出的使能电平，将所述输入信号端输出的电平提供给所述第一节点；第一电容，其第一端连接于所述第一节点，其第二端连接于所述第二时钟信号端；连接于所述第一节点、所述输出信号端和所述使能电平端的下拉模块，所述下拉模块用于响应于所述第一节点的使能电平，将所述使能电平端输出的使能电平提供给所述输出信号端；所述移位寄存器还包括：非使能电平端；连接于第二节点、所述非使能电平端和所述输出信号端的上拉模块，所述上拉模块用于响应于所述第二节点的使能电平，将所述非使能电平端输出的非使能电平提供给所述输出信号端；连接于第三节点、所述输入信号端和所述第一时钟信号端的第一移位准备模块，所述第一移位准备模块用于响应于所述第一时钟信号端输出的使能电平，将所述输入信号端输出的电平提供给所述第三节点；连接于第四节点、所述使能电平端和所述第一时钟信号端的第二移位准备模块，所述第二移位准备模块用于响应于所述第一时钟信号端输出的使能电平，将所述使能电平端输出的使能电平提供给所述第四节点；连接于所述第三节点、所述第四节点、所述第一时钟信号端的移位维持模块，所述移位维持模块用于响应于所述第三节点的使能电平，将所述第一时钟信号端输入的电平提供给所述第四节点；连接于所述第四节点、所述第二时钟信号端和所述第二节点的第一上拉控制模块，所述第一上拉控制模块用于响应于所述第四节点的使能电平，将所述第二时钟信号端输出的电平提供给所述第二节点；连接于所述第二节点、所述第三节点和所述非使能电平端的第二上拉控制模块，所述第二上拉控制模块用于响应于所述第三节点的使能电平，将所述非使能电平端输出的非使能电平提供给所述第二节点；连接于所述非使能电平端和所述第一节点的第二下拉控制模块，所述第二下拉控制模块用于当所述第二节点为使能电平时，将所述非使能电平端输出的非使能电平提供给所述第一节点；所述第二下拉控制模块包括：第九晶体管，其第一端连接于所述非使能电平端，其控制端连接于所述第四节点；第十晶体管，其第一端连接于所述第九晶体管的第二端，其第二端连接于所述第一节点，其控制端连接于所述第二时钟信号端；或者，所述第二下拉控制模块包括：第九晶体管，其第一端连接于所述非使能电平端，其控制端连接于所述第二节点；第十晶体管，其第一端连接于所述第九晶体管的第二端，其控制端连接于所述第二节点；第十一晶体管，其第一端连接于所述第十晶体管的第二端，其控制端连接于所述使能电平端，其第二端连接于所述第一节点；或者，所述第二下拉控制模块包括：第九晶体管，其第一端连接于所述非使能电平端，其控制端连接于所述第二时钟信号端；第十晶体管，其第一端连接于所述第九晶体管的第二端，其第二端连接于所述第一节点，其控制端连接于所述第四节点。