[发明专利]移位寄存器及其驱动方法、驱动电路和显示装置

说明书

本发明实施例提供了一种移位寄存器及其驱动方法、驱动电路和显示装置，涉及显示技术领域，能够降低输出波形的失真。移位寄存器包括：输入信号端、输出信号端、使能电平端、第一时钟信号端和第二时钟信号端；连接于第一节点、输入信号端和第一时钟信号端的第一下拉控制模块，第一下拉控制模块用于响应于第一时钟信号端输出的使能电平，将输入信号端输出的电平提供给第一节点；第一电容，其第一端连接于第一节点，其第二端连接于第二时钟信号端；连接于第一节点、输出信号端和使能电平端的下拉模块，下拉模块用于响应于第一节点的使能电平，将使能电平端输出的使能电平提供给输出信号端。

【技术领域】

本发明涉及显示技术领域，尤其涉及一种移位寄存器及其驱动方法、驱动电路和显示装置。

【背景技术】

显示装置中通常包括驱动电路，驱动电路中具有移位寄存器。如图1所示，现有的移位寄存器包括第一至第十二晶体管M1～M12、下拉节点D、低电平端VGL、第一时钟信号端ck1、第二时钟信号端ck2、输入信号端in、输出信号端out和控制端next，当输出信号端out需要输出低电平时，第八晶体管M8导通，使下拉节点D的点位为低电平，从而使第十二晶体管M12导通，从而使输出信号端out输出低电平。

在实现本发明过程中，发明人发现现有技术中至少存在如下问题：

在输出维持阶段，输出信号端out需要输出低电平，理论上需要下拉节点D具有低电平端VGL处的电压Vgl，以保证输出信号端out能够输出所需要的低电平，但是下拉节点D的实际电位为Vgl+Vgh，Vgh为第八晶体管M8的阈值电压，即第八晶体管M8会使下拉节点D的实际电位比所需要的电位高，从而造成输出波形的失真。

【发明内容】

有鉴于此，本发明实施例提供了一种移位寄存器及其驱动方法、驱动电路和显示装置，能够降低输出波形的失真。

一方面，本发明实施例提供了一种移位寄存器，包括：

输入信号端、输出信号端、使能电平端、第一时钟信号端和第二时钟信号端；

连接于第一节点、所述输入信号端和所述第一时钟信号端的第一下拉控制模块，所述第一下拉控制模块用于响应于所述第一时钟信号端输出的使能电平，将所述输入信号端输出的电平提供给所述第一节点；

第一电容，其第一端连接于所述第一节点，其第二端连接于所述第二时钟信号端；

连接于所述第一节点、所述输出信号端和所述使能电平端的下拉模块，所述下拉模块用于响应于所述第一节点的使能电平，将所述使能电平端输出的使能电平提供给所述输出信号端。

具体地，上述移位寄存器还包括：

非使能电平端；

连接于第二节点、所述非使能电平端和所述输出信号端的上拉模块，所述上拉模块用于响应于所述第二节点的使能电平，将所述非使能电平端输出的非使能电平提供给所述输出信号端；

连接于第三节点、所述输入信号端和所述第一时钟信号端的第一移位准备模块，所述第一移位准备模块用于响应于所述第一时钟信号端输出的使能电平，将所述输入信号端输出的电平提供给所述第三节点；

连接于第四节点、所述使能电平端和所述第一时钟信号端的第二移位准备模块，所述第二移位准备模块用于响应于所述第一时钟信号端输出的使能电平，将所述使能电平端输出的使能电平提供给所述第四节点；

连接于所述第三节点、所述第四节点、所述第一时钟信号端的移位维持模块，所述移位维持模块用于响应于所述第三节点的使能电平，将所述第一时钟信号端输入的电平提供给所述第四节点；

连接于所述第四节点、所述第二时钟信号端和所述第二节点的第一上拉控制模块，所述第一上拉控制模块用于响应于所述第四节点的使能电平，将所述第二时钟信号端输出的电平提供给所述第二节点；