[发明专利]一种AES算法的快速安全硬件结构

摘要

本发明公开了一种AES算法的快速安全硬件结构。本发明包括密钥扩展模块和加密模块；加密模块中的初始密钥加模块生成初始输入发送给四选二选择器；掩码字节替换模块对共享因子进行掩码字节替换后分别输出给行移位模块；行移位模块将移位处理结果输入列混淆模块；行移位模块及与其连接的列混淆模块将处理结果发送给一二选一选择器；其中一二选一选择器的输出端与轮密钥加模块输入端连接,轮密钥加模块的另一输入端与密钥扩展模块的轮密钥输出端连接，轮输出端与四选二选择器的轮输入端连接；另一二选一选择器的轮输出端与该四选二选择器的轮输入端连接；两二选一选择器的密文输出端分别与密文生成单元的输入端连接。本发明可保证敏感数据的安全。

主权项

1.一种AES算法的快速安全硬件结构，其特征在于，包括密钥扩展模块和加密模块；所述密钥扩展模块与所述加密模块连接，用于将生成的初始密钥和轮密钥输入到所述加密模块中；所述加密模块包括初始密钥加模块、四选二选择器、两二选一选择器、掩码字节替换模块、两行移位模块、两列混淆模块和轮密钥加模块；其中，所述初始密钥加模块，用于将第二共享因子与初始密钥进行异或运算，得到初始输入发送给四选二选择器；其中，第一共享因子为一随机数，第二共享因子是明文异或该随机数的值；所述掩码字节替换模块，用于根据该四选二选择器在初始输入与两轮输入之间的选择结果和轮随机数对第一共享因子、第二共享因子进行掩码字节替换后分别输出给两所述行移位模块；所述行移位模块用于同步对输入数据进行移位处理；每一所述行移位模块将移位处理结果输入一所述列混淆模块；两所述列混淆模块用于同步对输入数据进行列混处理；第一所述行移位模块及与其连接的第一所述列混淆模块分别将处理结果发送给第一二选一选择器，第二所述行移位模块及与其连接的第二所述列混淆模块分别将处理结果发送给第二二选一选择器；其中，第一二选一选择器的输出端与所述轮密钥加模块输入端连接,所述轮密钥加模块的另一输入端与所述密钥扩展模块的轮密钥输出端连接，所述轮密钥加模块的轮输出端与该四选二选择器的轮输入端连接；第二二选一选择器的轮输出端与该四选二选择器的轮输入端连接；该第一二选一选择器的密文输出端与该第二二选一选择器的密文输出端分别与密文生成单元的输入端连接。