[发明专利]一种基于FFT短时傅里叶算法的语音综合电路结构及其控制方法有效
| 申请号： | 201710000708.0 | 申请日： | 2017-01-03 |
| 公开（公告）号： | CN106652998B | 公开（公告）日： | 2021-02-02 |
| 发明（设计）人： | 薛一鸣;王玉竹;何宁宁;陈鹞;李梦迪;李岩 | 申请（专利权）人： | 中国农业大学 |
| 主分类号： | G10L13/047 | 分类号： | G10L13/047 |
| 代理公司： | 北京卫平智业专利代理事务所(普通合伙) 11392 | 代理人： | 郝亮 |
| 地址： | 100193 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于FFT短时傅里叶算法的语音综合电路实现结构。实现语音信号的实时综合。本发明的电路及方法采用一种基于FFT的短时傅里叶算法原理，电路模块工作在并行方式下，能够相互配合实现流水线并行工作，从而提高数据吞吐率,降低处理时延，快速实现语音信号的时域重建。在满足实时地将频谱数据转换成时域数据，并完成语音信号实时综合的前提下，根据不同模块的工作频率需求不相同，可以配置不同的时钟频率，达到最佳的工作频率配置，这样既提高了硬件资源的利用率又有效降低了系统功耗。 | ||
| 搜索关键词： | 一种 基于 fft 短时傅里叶 算法 语音 综合 电路 结构 及其 控制 方法 | ||
【主权项】：
一种基于FFT短时傅里叶算法的语音综合电路结构，其特征在于所述包括：主控制模块(1)、I2S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)、I2S输出模块(6)、寄存器初始化模块(7)、AHB总线模块(8)、I2C总线模块(9)；其中主控制模块(1)分别与IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)通过AHB总线模块(8)相互连接,与寄存器初始化模块(7)通过AHB总线模块(8)和I2C总线模块(9)相互连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国农业大学，未经中国农业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710000708.0/，转载请声明来源钻瓜专利网。
