[发明专利]一种基于FFT短时傅里叶算法的语音综合电路结构及其控制方法

说明书

本发明提供一种基于FFT短时傅里叶算法的语音综合电路实现结构。实现语音信号的实时综合。本发明的电路及方法采用一种基于FFT的短时傅里叶算法原理，电路模块工作在并行方式下，能够相互配合实现流水线并行工作，从而提高数据吞吐率,降低处理时延，快速实现语音信号的时域重建。在满足实时地将频谱数据转换成时域数据，并完成语音信号实时综合的前提下，根据不同模块的工作频率需求不相同，可以配置不同的时钟频率，达到最佳的工作频率配置，这样既提高了硬件资源的利用率又有效降低了系统功耗。

技术领域：

本发明属于语音综合领域，具体涉及一种基于FFT短时傅里叶算法的语音综合电路结构及其控制方法在语音时域信号重建上的应用。

背景技术：

在典型的助听器应用中，语音的处理经过语音分析、语音频域子带处理和语音综合三个关键步骤。其中，语音综合技术实现语音从频谱数据到时域信号的重建过程，是语音处理中的重要技术。语音综合作为语音输出前的最后一个环节，直接影响着输出语音的质量。基于FFT的语音综合具有高效灵活的实现结构，具体方法是先对频谱数据作反傅里叶变换，将变换结果循环移位后进行周期延拓，周期延拓序列最终与综合窗序列相乘，乘积和输出缓冲区中的暂存结果叠加即得到重建的时域语音信号。

发明内容：

鉴于以上分析，本发明的目的是提供一种基于FFT短时傅里叶算法的语音综合电路实现结构以及相应电路系统的控制方法。

本发明提供一种基于FFT短时傅里叶算法的语音综合电路实现结构，其并行化设计能够降低处理时延，快速实现语音信号的时域重建。

本发明提供一种基于FFT短时傅里叶算法的语音综合电路结构的控制方法，能够提高系统的数据吞吐率，降低系统功耗。

本发明中基于FFT短时傅里叶算法的语音综合电路结构实现所采取的技术方案如下：

根据短时傅里叶分析算法提出一种基于FFT短时傅里叶算法的语音综合电路实现结构如图1所示，其包括主控制模块(1)、I²S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)、I²S输出模块(6)、寄存器初始化模块(7)、AHB总线模块(8)、I²C总线模块(9)。

进一步地，主控制模块(1)分别与IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)通过AHB总线模块(8)相互连接,与寄存器初始化模块(7)通过AHB总线模块(8)和I²C总线模块(9)相互连接，I²S输入模块(2)与IFFT模块(3)相互连接，IFFT模块(3)与数据移位延拓模块(4)相互连接，数据移位延拓模块(4)与输出缓存器模块(5)相互连接，输出缓存器模块(5)与I²S输出模块(6)相互连接。

进一步地，I²S输入模块(2)、IFFT模块(3)、数据移位延拓模块(4)、输出缓存器模块(5)和I²S输出模块(6)分别包含一个功能模块和数据存储模块。

进一步地，基于FFT的语音综合电路结构包括:主控制子模块(101)、I²S输入功能模块(103)、I²S输入存储模块(102)、IFFT存储模块(104)、IFFT功能模块(105)、IFFT旋转因子存储子模块(106)、数据移位延拓功能模块(107)、数据移位延拓存储模块(108)、输出缓存器功能模块(109)、输出缓存器存储模块(110)、I²S输出存储模块(111)、I²S输出功能模块(112)、寄存器初始化子模块(113)、AHB总线模块(114)及I²C总线子模块(115)。