[实用新型]全同步独立2.048Mb/s信号正码速调整装置

摘要

本实用新型公开了一种全同步独立2.048Mb/s信号正码速调整装置，该装置包括复接模块和分接模块，复接模块包括缓存器、复接使能发生器、复接码速调整控制电路、插入码控制电路、合路器；分接模块包括帧同步头检测电路、分接使能发生器、分路器、插入码扣除控制电路、使能平滑电路和分接码速调整控制电路。复接使能发生器产生码速调整需要的时序信号，16路基群信号各自经插入码控制电路调整，变为2.112Mbit/s的同步码流，合路器按位复用，循环读取16路码流，并在每帧开头插入帧定位信号，输出33.792MHbit/s的标准二次群。本装置用于调整各低次群系统的数码率使其同步，对数据敏感性小，抗抖动强，电路稳定。

主权项

一种全同步独立2.048Mb/s信号正码速调整装置，该装置包括复接模块和分接模块，所述复接模块的输出连接到分接模块的输入，其特征在于，所述复接模块包括：用于接收和存储输入数据的缓存器；用于产生码速调整时序信号的复接使能发生器；用于产生码速调整控制信号的复接码速调整控制电路；用于产生2.112Mbit/s同步码流的插入码控制电路和用于产生33.792MHbit/s标准二次群数据信号的合路器；所述缓存器的输入端分别与输入数据、写使能和插入码控制电路输出端连接，输出端连接到所述插入码控制电路的输入端；所述复接使能发生器的输入端连接系统时钟，输出端连接到所述插入码控制电路的输入端；所述复接码速调整控制电路的输入端分别与写使能和插入码控制电路的输出端连接，输出端连接到插入码控制电路输入端；所述合路器的输入端与插入码控制电路的输出端连接，输出端连接到分接模块的输入端；所述分接模块包括：用于捕获帧定位信号和产生使能信号的帧同步头检测电路；用于产生码速调整时序信号的分接使能发生器；用于分离二次群数据信号的分路器；用于扣除复接时插入码流的插入码扣除控制电路；用于产生不同频率读使能的使能平滑电路和用于恢复出标准E1信号的分接码速调整控制电路；所述帧同步头检测电路的输入端与复接模块的输出端连接，输出端分别连接到分路器、分接使能发生器、插入码扣除控制电路和使能平滑电路的输入端；所述分接使能发生器的输入端还与系统时钟连接，输出端连接到插入码扣除控制电路的输入端；所述分路器的输入端还与复接模块的输出端连接，输出端连接至插入码扣除控制电路的和分接码速调整控制电路的输入端；插入码扣除控制电路的输出端连接至使能平滑电路和分接码速调整控制电路的输入端；使能平滑电路的输出端连接至分接码速调整控制电路的输入端。