[发明专利]避免多通道数据传输过程中队头阻塞的系统及方法有效
申请号: | 201611117785.6 | 申请日: | 2016-12-07 |
公开(公告)号: | CN106603434B | 公开(公告)日: | 2019-08-02 |
发明(设计)人: | 夏杰;蔡晓艳;朱彬 | 申请(专利权)人: | 盛科网络(苏州)有限公司 |
主分类号: | H04L12/863 | 分类号: | H04L12/863 |
代理公司: | 苏州威世朋知识产权代理事务所(普通合伙) 32235 | 代理人: | 杨林洁 |
地址: | 215021 江苏省苏州市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供的一种避免多通道数据传输过程中队头阻塞的系统及方法,所述方法包括:轮询各个传输通道,当监测传输通道中存在数据转发时,将当前传输的数据转存至RAM单元中,并记录数据对应RAM单元的链接地址;判断RAM单元中的数据是否满足输出条件;若是,在判断当前数据处于其所在通道链表的起始地址时,将当前数据对应的链接地址更新至输出链表中;并根据输出链表的链接顺序,将RAM单元中的数据发送至输出端口进行输出;若否,继续监测RAM单元中是否有数据满足输出条件;其中,数据转存至所述RAM单元以及从RAM单元发送至所述输出端口后,均对RA单元中各个地址链表进行更新。本发明即避免多通道数据传输过程中队头阻塞的问题发生,降低芯片的面积和成本。 | ||
搜索关键词: | 避免 通道 数据传输 过程 中队 阻塞 系统 方法 | ||
【主权项】:
1.一种避免多通道数据传输过程中队头阻塞的方法,其特征在于,所述方法包括:在传输芯片中,对应多个传输通道增加一个RAM单元,及与所述RAM单元深度相同的一个RA单元;所述RAM单元用于集中缓存各个传输通道发送的数据;所述RA单元为Register array的缩写,用于存储地址链表;所述地址链表包括:对应所述RAM单元设置,并用于记录所述RAM单元剩余空间的剩余空间链表;对应各个传输通道分别设置,并用于记录各个传输通道中数据输出顺序的通道链表;以及用于记录满足输出条件的数据的发送顺序的输出链表;轮询各个传输通道,当监测传输通道中存在数据转发时,将当前传输的数据转存至所述RAM单元中,并记录所述数据对应所述RAM单元的链接地址;判断各个传输通道的通道链表的起始地址所对应的数据是否满足输出条件;若是,将当前数据对应的链接地址更新至所述输出链表中;并根据所述输出链表的链接顺序,将所述RAM单元中的数据发送至输出端口进行输出;若否,继续监测对应各个传输通道的通道链表起始地址的数据是否满足输出条件;其中,所述数据转存至所述RAM单元以及从所述RAM单元发送至所述输出端口后,均对RA单元中各个地址链表进行更新。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于盛科网络(苏州)有限公司,未经盛科网络(苏州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201611117785.6/,转载请声明来源钻瓜专利网。
- 上一篇:数据输出调度装置与方法
- 下一篇:分配端口块资源的方法及装置