[发明专利]具有神经存储器的神经网络单元以及集体将接收自神经存储器的数据列进行移位的神经处理单元阵列

摘要

一种神经网络单元，包括第一存储器，第二存储器与神经处理单元阵列。第一存储器装载数据矩阵的元素。第二存储器装载卷积核的元素。各个神经处理单元包括一多任务缓存器，一缓存器，一累加器与一算术单元。多任务缓存器从第一存储器接收元素并且接收相邻神经处理单元的多任务缓存器输出。缓存器从第二存储器接收元素。算术单元接收缓存器，多任务缓存器与累加器的输出并对其执行乘法累加运算。对于各个子矩阵，算术单元选择性地接收来自第一存储器或相邻神经处理单元多任务缓存器的元素，并执行一系列乘法累加运算而将卷积运算结果累加至累加器。

主权项

1.一种神经网络单元，其特征在于，包括：一第一存储器，装载一数据矩阵的元素；一第二存储器，装载一卷积核的元素；以及一神经处理单元(NPU)阵列，耦接至该第一存储器与该第二存储器，各该神经处理单元包括：一多任务缓存器，具有一输出，并且，该多任务缓存器从该第一存储器的一列接收一相对应元素，并且接收一相邻神经处理单元的该多任务缓存器输出；一缓存器，具有一输出，并且，该缓存器从该第二存储器的一列接收一相对应元素；一累加器，具有一输出；以及一算术单元，接收该缓存器，该多任务缓存器与该累加器的该些输出，并对其执行一乘法累加运算；其中，对于该数据矩阵的多个子矩阵中的各该子矩阵，各该算术单元选择性地接收来自该第一存储器的该元素或是来自该相邻神经处理单元的该多任务缓存器输出的该元素，并执行一系列该乘法累加运算，而将该子矩阵与该卷积核的一卷积运算结果累加至该累加器内。