[发明专利]一种箭载CCD图像采集压缩系统

摘要

本发明公开了一种箭载CCD图像压缩系统，所述系统包括：多个图像采集压缩电路板和一个数据控制板；所述多个图像采集压缩电路板和数据控制板通过公共底板插接的方式连接在一起；每个图像采集压缩电路板支持连接4个摄像头，用于对接入的4路视频信号进行采集、压缩和缓存，然后通过RS‑422接口传输给数据控制板。本发明的系统采用专用压缩芯片，简化系统设计，降低功耗；可以根据箭上载荷的不同需求将图像采集模式分为巡航模式和事件模式；而且，该系统可扩展性强，能够通过简单的模块叠加实现摄像头视频通路的增加。

主权项

1.一种箭载CCD图像压缩系统，其特征在于，该系统同时传输高帧频无损压缩和低帧频高压缩比的图像；所述系统包括：多个图像采集压缩电路板和一个数据控制板；所述多个图像采集压缩电路板和数据控制板通过公共底板插接的方式连接在一起；每个图像采集压缩电路板支持连接4个摄像头，用于对接入的4路视频信号进行采集、压缩和缓存，然后通过RS‑422接口传输给数据控制板；所述图像采集压缩电路板包括：采集模块、图像压缩模块、控制核心FPGA、图像缓存区SDRAM和PROM代码存储模块；所述采集模块用于将每路摄像头的视频模拟信号转换为数字图像信号；所述图像压缩模块采用ADV212视频压缩芯片，用于对数字图像进行JPEG2000压缩；所述控制核心FPGA，用于对ADV212视频压缩芯片进行初始化，ROM IP核生成，固件加载，参数配置，图像数据缓存，打包和数据下行传输；所述图像缓存区SDRAM，用于对带宽负荷之外的图像数据进行缓存；所述PROM代码存储模块，用于存储FPGA的程序代码msc文件以及ADV212固件；系统加电后，程序代码直接加载到FPGA内部的BRAM内，系统开始工作；ADV212固件加载到FPGA内部的ROM IP核内供芯片初始化调用；所述控制核心FPGA包括DMA控制模块、“乒乓”模块、芯片控制模块和发送通道；所述DMA控制模块，用于控制FPGA与ADV212的DMA通道进行数据传输；所述“乒乓”模块，用于通过“乒乓”操作控制各通道图像数据的实时接收，避免多通道数据出现拥堵现象；所述芯片控制模块的固件缓存区位于FPGA内部的BRAM中；在图像采集压缩电路板上电时将固件从PROM代码存储模块加载到固件缓存区，初始化ADV212视频压缩芯片时直接调用；所述发送通道包括实时通道和缓存通道，采用不同的发送优先级别将压缩后的视频图像发送到所述数据控制板；所述实时通道用于发送需要实时获取的图像数据，通道优先级较缓存通道高；所述缓存通道用于发送图像缓存区SDRAM中的图像数据；在带宽出现富余时，系统在保证实时通道的数据传输之外，也将缓存在SDRAM中的图像数据发送出去；根据箭上载荷的不同需求将图像采集模式分为巡航模式和事件模式，巡航模式下载荷试验不开展，采用低帧频采集图像，事件模式下试验开始，采用较高帧频进行试验观测，同时降低图像压缩率。