[发明专利]基于FPGA的灰阶像素抖动实现装置、方法以及液晶显示装置

摘要

本发明涉及一种基于FPGA的灰阶像素抖动实现装置，包括顶层逻辑封装单元、AXI4Lite Interconnect内部总线互联模块以及控制单元；顶层逻辑封装单元用于进行子像素空间抖动以及帧速控制；AXI4Lite Interconnect内部总线互联模块用于将具有不同时钟域、不同功能的所述顶层逻辑封装单元与所述控制单元互联，本发明同时应用子像素空间抖动方法和帧速控制方法即可重建出6139级灰阶梯度等级，其IP实现形式所占用的可编程逻辑资源很少，可以将此控制器在不同的FPGA可编程逻辑平台上去实现，并通过标准的AXI协议互连接口扩展到丰富的片上SOC系统中，特别适合在液晶屏显示产品中推广使用。

主权项

1.一种基于FPGA的灰阶像素抖动实现装置，其特征在于，包括顶层逻辑封装单元、AXI4Lite Interconnect内部总线互联模块以及控制单元；所述顶层逻辑封装单元用于进行子像素空间抖动以及帧速控制；所述AXI4Lite Interconnect内部总线互联模块用于将具有不同时钟域、不同功能的所述顶层逻辑封装单元与所述控制单元互联；其中，所述顶层逻辑封装单元包括：子像素空间抖动模块、帧速控制模块、AXI4Lite总线接口协议模块以及寄存器模块；所述子像素空间抖动模块用于实现子像素的有序组合排列方式；子像素组合方式包括：对于第1级子像素组合排列方式，仅包含第1级0灰阶梯度；当n大于1时，对于第n级子像素组合排列方式，包含第n级灰阶梯度和第n‑1级灰阶梯度；所述帧速控制模块用于通过控制视频帧的刷新速率重建灰阶梯度；所述AXI4Lite总线接口协议模块用于将AMBA AXI4Lite标准协议转化为内部寄存器读写接口协议；所述寄存器模块为由多位触发器构成的寄存器阵列单元，用于存储预设的实现子像素空间抖动方法、帧速控制方法功能控制参数；对于灰阶梯度0，每帧刷新灰阶梯度0的数据；当n大于0时，对于灰阶梯度n，1/60帧刷新灰阶梯度n的数据，与此同时2/60帧刷新灰阶梯度n的数据，其他时刻都刷新灰阶梯度n‑1的数据。