[发明专利]芯片的无线调试电路和方法

摘要

本发明提供一种芯片的无线调试电路，包括芯片内电路和debug解调电路；所述芯片内电路包括复数个CPU、复数个CPU监视器、复数个信息打包单元、信息合并单元、芯片端NFC控制单元、芯片端NFC通信场单元以及时间戳控制器；所述debug解调电路包括解调端NFC通信场单元、解调端NFC控制单元、debug信息拆分单元、复数个信息解包单元以及复数个CPU debug信息池；本发明在整个调试过程中只需要将debug解调电路的NFC通信场接近芯片的NFC通信场即可完成通信连接，无需用到芯片物理的电气接口进行连线。

主权项

1.一种芯片的无线调试电路，其特征在于：包括芯片内电路和debug解调电路；所述芯片内电路包括复数个CPU、复数个CPU监视器、复数个信息打包单元、信息合并单元、芯片端NFC控制单元、芯片端NFC通信场单元以及时间戳控制器；所述复数个CPU、复数个CPU监视器、复数个信息打包单元一一对应依次连接，且复数个信息打包单元均连接至所述信息合并单元，所述信息合并单元、芯片端NFC控制单元、芯片端NFC通信场单元依次连接；所述时间戳控制器分别连接复数个CPU监视器；所述debug解调电路包括解调端NFC通信场单元、解调端NFC控制单元、debug信息拆分单元、复数个信息解包单元以及复数个CPU debug信息池；所述解调端NFC通信场单元、解调端NFC控制单元、debug信息拆分单元依次连接，且所述debug信息拆分单元再分别连接至复数个信息解包单元，复数个信息解包单元和复数个CPU debug信息池一一对应连接；所述复数个CPU、复数个CPU监视器、复数个信息打包单元、信息合并单元、芯片端NFC控制单元以及时间戳控制器均设置在芯片硅片上；所述芯片端NFC通信场单元设置为单独的一块NFC线圈膜或板；所述芯片还包括电池板、无线充电线圈膜或板以及基板；所述NFC线圈膜或板、芯片硅片、电池板、无线充电线圈膜或板以及基板进行一体式封装形成封装体，且封装体表面不留任何物理电气接口；所述一体式封装的封装方式为下述的任何一种：(1)、所述NFC线圈膜或板、芯片硅片、电池板、无线充电线圈膜或板自上而下依次堆叠在基板上并通过绝缘胶粘接固定，且所述NFC线圈膜或板和芯片硅片之间，所述芯片硅片和电池板之间，所述电池板和无线充电线圈膜或板之间，无线充电线圈膜或板和基板之间，以及芯片硅片和基板之间分别通过焊接线焊接后形成电气连接；(2)、所述NFC线圈膜或板、芯片硅片、电池板和无线充电线圈膜或板平铺分布在基板的正表面并通过绝缘胶粘接固定，且分别与基板通过焊接线焊接后形成电气连接；(3)、所述NFC线圈膜或板、芯片硅片、电池板自上而下依次堆叠并通过绝缘胶粘接固定在基板的正面，所述无线充电线圈膜或板则粘接固定在基板的背面；所述NFC线圈膜或板和芯片硅片之间，所述芯片硅片和电池板之间，所述电池板和基板之间，所述无线充电线圈膜或板和基板之间，以及芯片硅片和基板之间分别通过焊接线焊接后形成电气连接；且基板上设有金属过孔以连通基板的正面和背面的信号。