[发明专利]集成电路及其具自我静电保护的输出缓冲器布局结构

摘要

本发明公开了一种集成电路及其具自我静电保护的输出缓冲器布局结构，该集成电路包含多个输出缓冲器，各该输出缓冲器包含有一标准金氧半(metal－oxide－semiconductor；MOS)元件区域及一静电防护增强型MOS元件区域；其中，在该静电防护增强型MOS元件区域中的各MOS元件，其源极杂质掺杂区距近其栅极区的一侧与该栅极区的相对一侧保持一间隙，使该MOS元件中源极区的串联杂散电阻提高，让静电电流自MOS元件更底层的路径宣泄，以加强其静电防护能力。

主权项

一种集成电路，包括一内部集成电路单元、多个输出接垫及多个具自我静电保护的输出缓冲器；其中该多个输出缓冲器分别连接至该多个输出接垫与该内部集成电路单元之间，且各该输出缓冲器的布局结构包含有：一标准金氧半元件区域，包含有多个第一MOS元件，各该第一MOS元件的栅极区共同连接至该内部集成电路；以及一静电防护增强型MOS元件区域，包含有多个第二MOS元件，各该第二MOS元件的栅极区共同连接至该内部集成电路；其中各该第二MOS元件源极区的杂质掺杂区近其多晶硅区的一侧与该多晶硅区的一相对侧之间保持一间隙。