[发明专利]总线故障检测电路

摘要

本发明公开了总线故障检测电路，涉及I/O总线的故障检测技术领域。该电路包括：延迟单元、占空比调整单元和比较单元。延迟单元将输入至I/O驱动器的输入信号经过延迟处理后输出延迟信号至占空比调整单元；延迟信号与I/O驱动器输出信号的延迟时间基本相等；I/O驱动器输出信号输出至总线，作为总线驱动信号；占空比调整单元将延迟信号的占空比调整后输出使能信号至比较单元的使能端；使能信号的上升沿延迟于I/O驱动器输出信号的上升沿，且其下降沿不延迟于I/O驱动器输出信号的下降沿；比较单元在使能信号处在上升沿后的使能电压电平时比较总线驱动信号与参考信号的电压电平大小，并根据比较结果确定总线是否故障，以实现总线故障检测。

主权项

一种总线故障检测电路，其特征在于，包括：延迟单元、占空比调整单元和比较单元；所述比较单元包括第一输入端、第二输入端和使能端；所述延迟单元的输入端与用于驱动总线工作的输入/输出I/O驱动器的输入端并联，所述延迟单元的输出端连接至所述占空比调整单元的输入端，所述占空比调整单元的输出端连接至所述比较单元的使能端；所述I/O驱动器的输出端连接至所述总线的一端，所述总线的另一端连接至所述比较单元的第一输入端；其中，所述延迟单元用于将输入至所述I/O驱动器的输入信号经过延迟处理后输出延迟信号至所述占空比调整单元；其中所述延迟信号与所述I/O驱动器的输出信号相对于所述输入信号的延迟时间基本相等；所述I/O驱动器的输出信号输出至所述总线，作为所述总线的驱动信号；所述占空比调整单元用于将接收到的所述延迟信号的占空比进行调整后输出使能信号至所述比较单元的使能端；其中所述使能信号的上升沿延迟于所述I/O驱动器的输出信号的上升沿，且所述使能信号的下降沿不延迟于所述I/O驱动器的输出信号的下降沿；所述比较单元的第一输入端用于接收来自所述总线的驱动信号，所述比较单元的第二输入端用于接收预定的参考信号；所述比较单元用于当其接收的使能信号处在上升沿后的使能电压电平时，比较所述总线的驱动信号与所述参考信号的电压电平的大小，并根据比较结果确定所述总线是否故障。