[发明专利]CMOS输入图像数据的延时校正系统

摘要

CMOS输入图像数据的延时校正系统，涉及一种输入图像数据的延时校正系统，解决现有满足航天应用环境的器件内部未集成IODELAY和BITSLIP模块，导致难以实现高速串行输入数据的train工作模式的问题，本发明采用FPGA内部的DCM模块产生各独立的采样时钟，可在线实时调整以获得各位数据的最佳相位，实现位校正；通过内部可置位的移位寄存器进行输入数据的串并转换和字校正；采用DCM来产生不同相位的时钟，避免了采用比高速数据高数倍的采样时钟来进行数据采样，降低了功耗，提高了可靠性，本发明中把数据通道分类进行DCM的共用，减少FPGA内部DCM的使用数量。

主权项

1.CMOS输入图像数据的延时校正系统，包括主处理器和从处理器，多数据通道的CMOS图像传感器输出的图像数据分组同时传送至主处理器和从处理器，所述主处理器和从处理器同时对CMOS图像传感器输出的多数据通道的图像数据进行处理；其特征是： 所述主处理器的工作过程为：主处理器在加电后进行上电初始化，初始化完毕后配置CMOS图像传感器的train模式，并等待从处理器发出准备好的信号，当主处理器接收到从处理器发出的准备好的信号后，启动CMOS图像传感器的train模式，同时所述主处理器向从处理器发出train模式开始命令；然后主处理器开始接收CMOS图像传感器输出的train数据，直到train模式完成；所述主处理器等待接收从处理器的train模式完成信号，当接收到从处理器的train模式完成信号后，配置所述CMOS图像传感器摄像模式，同时向从处理器发出摄像开始命令；所述主处理器接收CMOS图像传感器输出的图像数据并进行处理；所述从处理器的工作过程为：从处理器在加电后进行上电初始化，初始化完毕后向主处理器发出准备好的信号，然后从处理器开始等待；当接收到主处理器发出train开始命令后，开始接收CMOS图像传感器输出的train数据，直到train模式完成，所述从处理器向主处理器发送train模式完成信号；开始等待；当接收到主处理器发出摄像开始命令后接收CMOS图像传感器输出的图像数据并进行处理；所述主处理器和从处理器将多数据通道分类进行内部DCM共用，共用DCM的标准为：式中，tdelay为CMOS图像传感器多通道间的延迟，T为CMOS图像传感器输出图像数据的周期，tset_hold为主从处理器内电路采样时间的最大值，tjitter为CMOS图像传感器输出时钟和数据的抖动的最大值；根据共用DCM的标准，将主处理器和从处理器接收的图像数据分为多组，并计算各DCM输出时钟的相对相位延迟，实时调整采样时钟的相位，获得数据的最佳相位，实现位校正；所述位校正的步骤为：首先测量出第一组图像数据对应的DCM最佳相位值；然后根据计算出的各组图像数据对应的DCM最佳相位值的偏差，计算出其余组图像数据对应的DCM最佳相位值，实现位校正；所述主处理器和从处理器采用FPGA，且FPGA内部采用可置位的移位寄存器进行输入图像数据串行转换和字校验，同时产生各数据通道对应数据有效信号，通过检测数据有效信号上升沿来确定串行数据首位的位置；确定输入串行数据首位位置的步骤：首先采用FPGA内部工作时钟fclk对输入的伴随数据通道输出的同步像素时钟进行采样，并在同步像素时钟的上升沿，产生脉冲宽度为1/fclk的正脉冲；所述fclk＝2fddrclk，fddrclk为伴随数据通道输出的DDR时钟的频率；然后把所述正脉冲的位置作为移位寄存器转移的起始位置进行字校验，如果校验正确，将所述正脉冲的位置是移位寄存器转移的起始位置；如果校验不正确，则将所述正脉冲的位置作为移位寄存器转移的起始位置的前一位置进行字校验，若校验正确，则所述正脉冲的位置是移位寄存器转移的起始位置的前一位置；若校验不正确，则正脉冲的位置是移位寄存器转移的起始位置的后一位置。