[发明专利]一种单位延时模型下RM逻辑电路延时优化方法在审
| 申请号： | 201610341295.8 | 申请日： | 2016-05-20 |
| 公开（公告）号： | CN106027032A | 公开（公告）日： | 2016-10-12 |
| 发明（设计）人： | 王翔;何振学;肖利民;谷飞;李明哲;苏书宾;霍志胜 | 申请（专利权）人： | 北京航空航天大学 |
| 主分类号： | H03K19/20 | 分类号： | H03K19/20 |
| 代理公司： | 北京慧泉知识产权代理有限公司 11232 | 代理人： | 王顺荣;唐爱华 |
| 地址： | 100191*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种单位延时模型下RM逻辑电路延时优化方法，其特征在于：该方法具体步骤包括：步骤1，读入布尔Boolean逻辑电路；步骤2，利用RM表达式化简方法得到含与项数最少的最简RM逻辑表达式；步骤3，基于哈夫曼Huffman树构造算法对最简RM逻辑表达式中的每个与项进行延时分解，使得每个与项的延时最小；步骤4，基于Huffman树构造算法对由所有与项组成的最简RM逻辑表达式进行延时分解，使得最简RM逻辑表达式的延时最小；步骤5，输出最简RM逻辑表达式的最小延时。本发明提供的延时优化方法，可快速有效地将布尔逻辑电路转换为具有最小延时的RM逻辑电路，进而降低电路延时、提高电路的工作速度和性能。 | ||
| 搜索关键词： | 一种 单位 延时 模型 rm 逻辑电路 优化 方法 | ||
【主权项】：
一种单位延时模型下RM逻辑电路延时优化方法，其特征在于：该方法具体步骤包括：步骤1，读入布尔Boolean逻辑电路；步骤2，利用RM表达式化简方法得到含与项数最少的最简RM逻辑表达式；步骤3，基于哈夫曼Huffman树构造算法对最简RM逻辑表达式中的每个与项进行延时分解，使得每个与项的延时最小；步骤4，基于Huffman树构造算法对由所有与项组成的最简RM逻辑表达式进行延时分解，使得最简RM逻辑表达式的延时最小；步骤5，输出最简RM逻辑表达式的最小延时；其中，RM含义为里德穆勒Reed‑Muller。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京航空航天大学，未经北京航空航天大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610341295.8/，转载请声明来源钻瓜专利网。
