[发明专利]基于FPGA的高速实时数据记录系统

摘要

本发明涉及一种基于FPGA的高速实时数据记录系统，包括FPGA芯片、NVRAM阵列、NAND Flash、SD卡和RTC实时时钟电路，FPGA芯片内部设有双口RAM、分别与双口RAM连接的并行总线控制单元和PCI‑E控制单元、数据管理单元、与NVRAM阵列进行通讯的NVRAM管理单元、与NAND Flash进行通讯的NAND Flash管理单元、与SD卡进行通讯的SD卡管理单元、与RTC实时时钟电路进行通讯的RTC管理单元，并行总线控制单元和PCI‑E控制单元均与实时控制系统的应用主机进行通讯。本发明能够实现大量数据高速实时存储，在数据存储过程中实现数据分类，进行突发故障的触发存储，具备实时读写及断电存储数据不丢失的特性。

主权项

1.一种基于FPGA的高速实时数据记录系统，其特征在于：包括FPGA芯片、NVRAM阵列、NAND Flash、SD卡和RTC实时时钟电路，FPGA芯片内部设有双口RAM、控制单元和管理单元；所述控制单元包括与双口RAM连接的并行总线控制单元和与双口RAM连接的PCI‑E控制单元，并行总线控制单元和PCI‑E控制单元均与实时控制系统的应用主机进行通讯；所述管理单元包括数据管理单元、与NVRAM阵列进行通讯的NVRAM管理单元、与NAND Flash进行通讯的NAND Flash管理单元、与SD卡进行通讯的SD卡管理单元、与RTC实时时钟电路进行通讯的RTC管理单元，NVRAM管理单元、NAND Flash管理单元、SD卡管理单元、RTC管理单元均与数据管理单元连接，数据管理单元、NVRAM管理单元、NAND Flash管理单元、SD卡管理单元均与双口RAM连接；所述双口RAM包括命令寄存器和两个数据存储区；数据记录系统写入数据时，在读取的状态信息和系统配置信息更新完成后，FPGA芯片开始查询双口RAM命令寄存器中的内容，应用主机先将需要存储数据顺序写入双口RAM中的一个数据存储区，即第一数据存储区A或第二数据存储区B，写完后应用主机将写命令和写入数据的属性写入命令寄存器，应用主机写完命令寄存器后，继续向另一个数据存储区写入数据，即第二数据存储区B或第一数据存储区A，每次写完数据存储区，更新一次双口RAM的命令寄存器中的命令值，FPGA芯片实时监测命令寄存器中的命令值，一旦发现写指令，则将相应存储区的内容高速缓存到NVRAM阵列，在此过程中实现对数据的分类。