[发明专利]带有耦合模块的串行总线系统有效

专利信息
申请号: 201610035274.3 申请日: 2016-01-19
公开(公告)号: CN105808493B 公开(公告)日: 2019-06-07
发明(设计)人: 多米尼克·马特;迈克尔·施密德;马提亚斯·约胡姆 申请(专利权)人: 巴赫曼有限公司
主分类号: G06F13/42 分类号: G06F13/42;G06F13/40
代理公司: 北京汉昊知识产权代理事务所(普通合伙) 11370 代理人: 冯谱
地址: 奥地利费尔*** 国省代码: 奥地利;AT
权利要求书: 查看更多 说明书: 查看更多
摘要: 带有数个被连接在其处的总线模块(2’‑4’)的串行总线系统,其中,在串行总线(1)上的数据传输可通过至少一个CPU总线主控器(13)来管理,其中,被连接在串行总线(1)中的总线模块(2’‑4’)被相应地划分成被直接连接在串行总线(1)处的耦合模块(7‑10)和一个或数个仅被连接到耦合模块(7‑10)处的简单的模块(2‑4)。
搜索关键词: 带有 耦合 模块 串行 总线 系统
【主权项】:
1.带有数个被连接在其处的总线模块(2’‑4’)的串行总线系统,其中,在所述串行总线(1)上的数据传输通过至少一个CPU总线主控器(13)来管理,其中,被连接在串行总线(1)中的数个总线模块(2’‑4’)包括被直接连接在所述串行总线(1)处的至少一个耦合模块(7‑10)与所述至少一个CPU总线主控器的连接中实施在所述串行总线系统中的数据传输,和数个简单的模块(2‑4)通过所述至少一个耦合模块被间接连接到所述总线,并且各自以点对点连接仅被连接到所述耦合模块(7‑10)处,其中所述数个简单模块被设置成可以不同的时钟频率来运行,并且其中在被连接到所述至少一个耦合模块中的一个耦合模块的所述数个简单模块中的一个简单模块失效时,所述至少一个耦合模块断开与所述数个简单模块中的一个简单模块的任何数据传输并且继续与所述至少一个耦合模块中的一个耦合模块连接的所述数个简单的模块中的任何其他简单模块的数据传输。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于巴赫曼有限公司,未经巴赫曼有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610035274.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top