[发明专利]存储器访问单元

摘要

公开了一种存储器访问单元(24；741、…、74m)，用于处理d维阵列的样本在m条数据总线(27；77)中的一条与k*m个存储器(221、…、22k；721、…、72k*m)之间的传送，其中m≥1，k≥2。存储器访问单元包括k个地址计算器(281、…、28k；791、…、79k)，每个地址计算器被配置为接收总线地址(A_B)，增加相应的偏移从而生成样本总线地址(A_B')，并且为了对样本进行访问，根据编址方案从所述样本总线地址生成d个维度中的每个维度中的相应地址(A_1、…、A_d)，以根据编址方案按照总线地址沿所述维度中的一个维度来进行访问。所述存储器访问单元包括k个样本采集器(291、…、29k；801、…、80k*m)，每个样本采集器可操作以生成关于k*m个存储器中的一个存储器的存储器选择(CS)，从而在总线数据字中的预定位置与k*m个存储器中的一个相应的存储器之间传送样本。每个样本采集器(291、…、29k；801、…、80k*m)被配置为根据d个维度的每个维度中的地址来计算相应的存储器选择，以使样本采集器选择k*m个存储器中的一个不同的存储器，从而允许样本采集器并发地访问k*m个存储器中的k个存储器。存储器控制器可以包括用于管理d维阵列的样本在m条数据总线(771、…、77m)与k*m个存储器(721、…、72k*m)之间传送的m个存储器访问单元(741、…、74m)。

主权项

一种存储器访问单元(24；741、…、74m)，用于处理d维阵列的样本在m条数据总线(27；77)中的一条与k*m个存储器(221、…、22k；721、…、72k*m)之间的传送，其中m≥1，k≥2，所述存储器访问单元包括：k个地址计算器(281、…、28k；791、…、79k*m)，每个地址计算器被配置为接收总线地址(A_B)，增加相应的偏移以生成样本总线地址(A_B′)，并且根据编址方案从所述样本总线地址生成d个维度中的每个维度中的相应地址(A_1、…、A_d)以访问样本；以及k个样本采集器(291、…、29k；801、…、80k*m)，每个样本采集器可操作以生成关于所述k*m个存储器中的一个存储器的存储器选择(CS)，从而在总线数据字中的预定位置与所述k*m个存储器中的一个相应的存储器之间传送所述样本，其中每个样本采集器(291、…、29k；801、…、80k*m)被配置为根据所述d个维度中的每个维度中的所述地址(A_1、…、A_d)来计算相应的存储器选择(CS)，以使每个样本采集器选择所述k*m个存储器中的一个不同的存储器，从而允许所述样本采集器并发地访问所述k*m个存储器中的k个存储器。