[发明专利]用于混合存储器的系统、方法和装置有效
申请号: | 201510062141.0 | 申请日: | 2010-12-10 |
公开(公告)号: | CN104575568B | 公开(公告)日: | 2018-10-26 |
发明(设计)人: | D·邓宁;B·卡斯珀;R·穆尼;M·曼苏里;J·E·若斯 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G11C5/02 | 分类号: | G11C5/02 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 刘瑜;王英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的实施例总体上针对一种用于混合存储器的系统、方法和装置。在一个实施例中,混合存储器可以包括封装衬底。该混合存储器还可以包括附着到封装衬底的第一侧的混合存储缓冲器芯片。高速输入/输出(HSIO)逻辑支持与处理器的HSIO接口。混合存储器还包括用于支持在HSIO接口上的分组处理协议的分组处理逻辑。另外,混合存储器还具有垂直地堆叠在混合存储缓冲器上的一个或多个存储器瓦片。 | ||
搜索关键词: | 用于 混合 存储器 系统 方法 装置 | ||
【主权项】:
1.一种存储器设备,包括:逻辑管芯,所述逻辑管芯包括用于支持输入/输出接口和分组处理操作的逻辑电路;以及堆叠在所述逻辑管芯上的多个存储器管芯,每一个所述存储器管芯包括存储器管芯部分,每一个存储器管芯部分包括存储器阵列和输入/输出逻辑电路;其中,所述逻辑管芯还包括多个逻辑电路部分,其中每一个逻辑电路部分通过硅通孔耦合到所述存储器管芯部分中的垂直对齐的多个存储器管芯部分,每一个逻辑电路部分包括以下逻辑电路:内建自测试逻辑电路,用于提供对所述多个存储器管芯的所述存储器阵列的测试,以及动态错误变通措施逻辑电路,用于提供处理出现在所述多个存储器管芯的所述一个或多个存储器管芯部分的所述存储器阵列中的软错误和硬错误的能力,其中处理软错误和硬错误包括所述逻辑管芯的所述动态错误变通措施逻辑电路以第一方式处理软错误并且以第二方式处理硬错误。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510062141.0/,转载请声明来源钻瓜专利网。
- 上一篇:语音管理装置及其操作方法
- 下一篇:智能车联网车载导航多媒体系统