[发明专利]制造互连结构的方法有效
申请号: | 201510037511.5 | 申请日: | 2015-01-26 |
公开(公告)号: | CN105895577B | 公开(公告)日: | 2019-11-08 |
发明(设计)人: | 潘槿道;卜喆圭;柳敏爱;朴锺天 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 俞波;周晓雨 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种根据本发明的一个实施例的制造互连结构的方法,包括:将介电层图案化以形成第一凹陷区,第一凹陷区包括第一巢形凹陷区和第一线形凹陷区,第一巢形凹陷区具有第一宽度,第一线型凹陷区具有第二宽度,第二宽度小于第一宽度。在第一凹陷区的侧壁上形成引导间隔件层,以在所述第一巢形凹陷区中提供包括第二巢形凹陷区的第二凹陷区。形成自组装嵌段共聚物材料以填充第二巢形凹陷区。将自组装嵌段共聚物材料退火以形成聚合物嵌段区域和聚合物嵌段基体,聚合物嵌段基体包围聚合物嵌段区域。去除聚合物嵌段区域以暴露出介电层的一部分。刻蚀介电层的暴露部分以形成通孔腔。 | ||
搜索关键词: | 凹陷区 聚合物嵌段 巢形 自组装嵌段共聚物 互连结构 介电层 退火 刻蚀介电层 间隔件层 通孔腔 图案化 暴露 侧壁 去除 填充 制造 包围 | ||
【主权项】:
1.一种制造互连结构的方法,所述方法包括:在半导体衬底上形成介电层;图案化所述介电层以形成第一凹陷区,所述第一凹陷区包括具有第一宽度的第一巢形凹陷区和具有第二宽度的第一线形凹陷区,所述第二宽度小于所述第一宽度;在所述第一凹陷区的侧壁上形成引导间隔件层以提供第二凹陷区,所述第二凹陷区包括第二巢形凹陷区,所述第二巢形凹陷区设置在所述第一巢形凹陷区中,且具有小于所述第一宽度的第三宽度;形成填充所述第二凹陷区的自组装嵌段共聚合物材料;将所述自组装嵌段共聚合物材料退火,以形成具有圆柱形的聚合物嵌段区域和包围所述聚合物嵌段区域以具有圆筒形的聚合物嵌段基体;去除所述聚合物嵌段区域;以及利用所述聚合物嵌段基体作为刻蚀掩模来刻蚀所述介电层,以及在所述第二巢形凹陷区之下形成通孔腔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510037511.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造