[发明专利]具有重分布线的堆叠集成电路有效
| 申请号： | 201410844501.8 | 申请日： | 2014-12-30 |
| 公开（公告）号： | CN105321903B | 公开（公告）日： | 2018-12-14 |
| 发明（设计）人： | 何承颖;林政贤;许文义;洪丰基;杨敦年;蔡映麟 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/48 | 分类号： | H01L23/48;H01L25/065;H01L21/768 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种集成电路结构，其包括第一和第二半导体芯片。第一半导体芯片包括第一衬底和位于第一衬底下面的多个第一介电层。第二半导体芯片包括第二衬底和位于第二衬底上方的多个第二介电层，其中多个第一介电层和多个第二介电层彼此接合。金属焊盘位于多个第二介电层中。重分布线位于第一衬底的上方。导电插塞电连接至重分布线。导电插塞包括从第一衬底的顶面延伸至第一衬底的底面的第一部分和从第一衬底的底面延伸至金属焊盘的第二部分。第二部分的底面接触金属焊盘的顶面。本发明涉及具有重分布线的堆叠集成电路。 | ||
| 搜索关键词： | 具有 布线 堆叠 集成电路 | ||
【主权项】：
1.一种集成电路结构，包括：第一半导体芯片，包括：第一衬底，由半导体材料形成；多个第一介电层，位于所述第一衬底下面；介电层，具有与所述第一衬底的顶面共面的顶端以及与所述第一衬底的底面共面的底端；和第二半导体芯片，包括：第二衬底；多个第二介电层，位于所述第二衬底上方，其中，所述多个第一介电层的底层接合至所述多个第二介电层的顶层；和金属焊盘，位于所述多个第二介电层中的一层中；重分布线，位于所述第一衬底上方；第一导电插塞，位于所述重分布线的下面并且电连接至所述重分布线，其中，所述第一导电插塞包括：第一部分，从所述第一衬底的半导体材料的顶面延伸至所述第一衬底的半导体材料的底面，其中，所述介电层环绕所述第一部分并且与所述第一部分接触；和第二部分，从所述第一衬底的半导体材料的底面延伸至所述金属焊盘，其中，所述第二部分的底面接触所述金属焊盘的顶面，并且所述第一部分和所述第二部分形成连接的区域，其中，所述第一部分的宽度大于所述第二部分的宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410844501.8/，转载请声明来源钻瓜专利网。
