[发明专利]L2 Cache及其一致性实现方法和数据处理系统有效
| 申请号： | 201410448635.8 | 申请日： | 2014-09-04 |
| 公开（公告）号： | CN105468540B | 公开（公告）日： | 2019-11-15 |
| 发明（设计）人： | 薛长花;赵世凡;孙志文 | 申请（专利权）人： | 深圳市中兴微电子技术有限公司 |
| 主分类号： | G06F12/0897 | 分类号： | G06F12/0897;G06F11/36 |
| 代理公司： | 11270 北京派特恩知识产权代理有限公司 | 代理人： | 蒋雅洁;张颖玲<国际申请>=<国际公布> |
| 地址： | 518085广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种L2 Cache及其一致性实现方法和数据处理系统，所述L2 Cache包括Slave接口、控制器、Master接口以及RAM；Slave接口，用于接收一致性访问指示信号及访问，当接收到一致性访问指示信号时确定访问为一致性访问，及依据一致性访问指示信号及访问对访问进行分类，依据分类结果形成指示信息；控制器，用于接收指示信息，依据指示信息在RAM中查询操作数据，在查询到操作数据后依据指示信息执行一致性操作；Master接口，用于在RAM中未查询操作数据时，依据指示信息向外设输出一致性访问指示信号及一致性访问及在查询到操作数据后依据指示信息将操作数据输出到外部存储器。 | ||
| 搜索关键词： | l2 cache 及其 一致性 实现 方法 数据处理系统 | ||
【主权项】：
1.一种二级独立高速缓存器L2 Cache，其特征在于，/n所述L2 Cache包括Slave接口、控制器、Master接口以及RAM；/n所述Slave接口，用于接收一致性访问指示信号及访问，所述访问包括一致性访问和非一致性访问，当接收到所述一致性访问指示信号时确定所述访问为一致性访问，及依据一致性访问指示信号及所述访问对所述访问进行分类，依据分类结果形成指示信息；/n所述控制器，用于接收所述指示信息，依据所述指示信息在所述RAM中查询操作数据，在所述RAM中查询到所述操作数据后依据所述指示信息执行一致性操作；/n所述Master接口，用于在所述RAM中未查询所述操作数据时，依据所述指示信息向外设输出所述一致性访问指示信号及所述一致性访问，及在查询到所述操作数据后依据所述指示信息将所述操作数据输出到外部存储器。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市中兴微电子技术有限公司，未经深圳市中兴微电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410448635.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 在控制设备处管理元数据的方法、设备和计算机程序产品-201810848195.3
- 韩耕;刘友生;李雄成;杨利锋;康剑斌 - 伊姆西IP控股有限责任公司
- 2018-07-27 - 2020-02-07 - G06F12/0897
- 本公开的实施例涉及在控制设备处管理元数据的方法、设备和计算机程序产品。该方法包括：从与用户数据相对应的高速缓冲存储器页中确定用于存储该用户数据的原始元数据的第一区域，该原始元数据包括存储系统中的被用于存储该用户数据的地址信息；响应于该用户数据被修改，确定经修改的该用户数据的更新元数据，以更新该第一区域中的该原始元数据；以及将该更新元数据复制到该控制设备与另一控制设备共享的高速存储器中。本公开的实施例能够降低高速存储器的使用频度，从而延长高速存储器的使用寿命并降低成本。
- 存储器装置和系统、集成电路的制造方法-201910568567.1
- 林仲德;何彦忠;许秉诚;蔡瀚霆;姜慧如 - 台湾积体电路制造股份有限公司
- 2019-06-27 - 2020-01-07 - G06F12/0897
- 集成电路芯片的实施例包括集成在芯片中的组合处理核心和磁阻式随机存取存储器(MRAM)电路。MRAM电路包括多个MRAM单元。多个MRAM组织为多个存储器，包括高速缓存存储器、主存储器或工作存储器以及可选的二级储存存储器。高速缓存存储器包括多个高速缓存级别。本申请的实施例还涉及存储器装置和系统、集成电路的制造方法。
- 一种多级缓存的功耗控制方法、装置及设备-201480055990.7
- 魏孔刚;杨同增;彭钰;陈伟 - 华为技术有限公司
- 2014-11-28 - 2019-12-17 - G06F12/0897
- 一种多级缓存的功耗控制方法、装置及设备，能够减小多级缓存的功耗。该方法包括：获取多级缓存中待控制级缓存包括的各缓存区间的访问率；其中，该待控制级缓存为该多级缓存中的二级或二级以上缓存；所述待控制级缓存包括至少两个缓存区间，每个缓存区间包括至少一个缓存块；根据该各缓存区间的访问率，控制各缓存区间的功耗相关参数。
- 对数据源的访问控制方法-201710153305.X
- 邝耀华 - 湖北盛天网络技术股份有限公司
- 2017-03-15 - 2019-12-13 - G06F12/0897
- 本发明公开了一种对数据源的访问控制方法。基于本发明，通过堆栈式缓存架构中的临时缓存层与预读缓存层和回写缓存层配合实现的淘汰机制，能够针对被数据源读写访问发起方反复连续访问的数据更快速地做出响应。并且，对于数据源读写访问发起方和数据源层异地部署的情况，堆栈式存储架构中的缓存资源可以全部或部分地设置于数据源读写访问发起方的本地存储介质中，使被数据源读写访问发起方反复连续访问的数据能够保留在本地缓存资源中，因而能够将原本需要对数据源层实施的较慢的远程访问转换为对缓存资源的较快的本地访问。从而，提升数据源读写访问发起方的数据访问性能。
- 一种二级缓存数据采集模块-201610726834.X
- 张世强;林文波 - 天津市英贝特航天科技有限公司
- 2016-08-26 - 2019-11-26 - G06F12/0897
- 本发明涉及数据采集技术领域，尤其是一种二级缓存数据采集模块设计，包括处理器、二级缓存、一级缓存和数据采集器，所述处理器与二级缓存双向电连接，所述二级缓存与一级缓存单向电连接，一级缓存与数据采集器单向电连接，本发明增加二级缓存的新型缓存方式能够检测FPGA刷新数据的状态，处理器通过判断提取可靠数据，保证数据采集的正确性和稳定性，提高数据采集系统的转换速度，可靠性高，便于实际应用。
- 一种缓存优化方法和系统-201610575700.2
- 孙海波 - 中科创达软件股份有限公司
- 2016-07-19 - 2019-11-19 - G06F12/0897
- 本申请公开了一种缓存优化方法和系统，所述方法通过计算程序运行于预定缓存参数的不同取值时对应的功耗值的大小，确定出最小功耗值对应的所述预定缓存参数的取值，并将该取值作为该预定缓存参数的最优取值，在此基础上，对所述预定缓存参数的取值进行优化，将其调整为所述最优取值，以此实现缓存重构；从而，后续所述程序可基于优化后的缓存参数，即所述预定缓存参数的所述最优取值运行，可有效降低嵌入式等设备的系统功耗。
- 用于缓存线路去重的方法和系统-201580043956.2
- 新叶·邵 - 谷歌有限责任公司
- 2015-10-07 - 2019-11-19 - G06F12/0897
- 提供了用于通过检测缓存线路数据模式并且在多个物理地址及其公共数据值之间建立链接列表来对物理存储器中的缓存线路进行去重的方法和系统。按照这种方式，应用所述方法和系统以实现对片上缓存的去重。一种缓存线路过滤器包括限定最通常重复的内容模式的一个表和保存来自所述第一个表的模式编号和所述重复缓存线路的所述物理地址的第二个表。由于能够在写入操作期间检测缓存线路复本，因此每个写入能够涉及表查找和比较。如果在所述表中存在命中，则仅保存所述地址而不是所述整个数据串。
- L2 Cache及其一致性实现方法和数据处理系统-201410448635.8
- 薛长花;赵世凡;孙志文 - 深圳市中兴微电子技术有限公司
- 2014-09-04 - 2019-11-15 - G06F12/0897
- 本发明公开了一种L2 Cache及其一致性实现方法和数据处理系统，所述L2 Cache包括Slave接口、控制器、Master接口以及RAM；Slave接口，用于接收一致性访问指示信号及访问，当接收到一致性访问指示信号时确定访问为一致性访问，及依据一致性访问指示信号及访问对访问进行分类，依据分类结果形成指示信息；控制器，用于接收指示信息，依据指示信息在RAM中查询操作数据，在查询到操作数据后依据指示信息执行一致性操作；Master接口，用于在RAM中未查询操作数据时，依据指示信息向外设输出一致性访问指示信号及一致性访问及在查询到操作数据后依据指示信息将操作数据输出到外部存储器。
- 专利分类
