[发明专利]半导体结构的形成方法有效
申请号: | 201410363912.5 | 申请日: | 2014-07-28 |
公开(公告)号: | CN105336572B | 公开(公告)日: | 2018-06-01 |
发明(设计)人: | 洪中山 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/033 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 应战;骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种半导体结构的形成方法,包括:在衬底的部分表面形成牺牲层和位于所述牺牲层表面的第一掩膜层,第一掩膜层的表面具有第一粗糙度;去除第一掩膜层底部的部分牺牲层,使第一掩膜层悬空于衬底上方;之后,对第一掩膜层进行退火,使第一掩膜层的表面具有第二粗糙度,第二粗糙度小于第一粗糙度;之后,在衬底表面形成第二掩膜材料膜,第二掩膜材料膜包围第一掩膜层,第二掩膜材料膜的表面高于或齐平于第一掩膜层的底部表面;刻蚀第二掩膜材料膜,直至暴露出衬底表面为止,并以第一掩膜层为掩膜,在第一掩膜层和衬底之间形成第二掩膜层;以第一掩膜层和第二掩膜层为掩膜刻蚀衬底。该半导体结构的形貌得到改善,提高所形成的半导体结构的尺寸精确度。 | ||
搜索关键词: | 掩膜层 半导体结构 掩膜材料 粗糙度 衬底 牺牲层 衬底表面 刻蚀 掩膜 退火 形貌 表面形成 底部表面 齐平 去除 悬空 包围 暴露 | ||
【主权项】:
1.一种半导体结构的形成方法,其特征在于,包括:提供衬底;在衬底的部分表面形成牺牲层和第一掩膜层,所述第一掩膜层位于所述牺牲层表面,且所述第一掩膜层的表面具有第一粗糙度;去除所述第一掩膜层底部的部分牺牲层,使所述第一掩膜层悬空于衬底上方;在去除牺牲层之后,对所述第一掩膜层进行退火,使所述第一掩膜层的表面具有第二粗糙度,所述第二粗糙度小于第一粗糙度;在对所述第一掩膜层进行退火之后,在衬底表面形成第二掩膜材料膜,所述第二掩膜材料膜包围所述第一掩膜层,所述第二掩膜材料膜的表面高于或齐平于所述第一掩膜层的底部表面;刻蚀所述第二掩膜材料膜,直至暴露出衬底表面为止,并以所述第一掩膜层为掩膜,在第一掩膜层和衬底之间形成第二掩膜层;以所述第一掩膜层和第二掩膜层为掩膜,刻蚀所述衬底。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410363912.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造