[发明专利]制备嵌入式锗硅外延的表面处理方法有效
| 申请号： | 201410042486.5 | 申请日： | 2014-01-29 |
| 公开（公告）号： | CN103745956A | 公开（公告）日： | 2014-04-23 |
| 发明（设计）人： | 肖天金;邱裕明 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 陆花 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种制备嵌入式锗硅外延的表面处理方法，包括：在半导体器件晶圆的硅衬底中形成NMOS晶体管结构和PMOS晶体管结构；并在NMOS晶体管结构上布置用于掩模的光阻，并随后对半导体器件晶圆的硅衬底进行干法刻蚀，在PMOS晶体管结构上形成源漏凹槽；通过离子注入工艺，在源漏凹槽表面形成非晶态多晶硅层；去除用于掩模的光阻；清洗非晶态多晶硅层的表面；利用第一气体原位腐蚀非晶态多晶硅层，露出硅衬底表面；利用第二气体执行外延生长前的烘烤；执行SiGe沉积，形成嵌入式SiGe源漏结构。 | ||
| 搜索关键词： | 制备 嵌入式 外延 表面 处理 方法 | ||
【主权项】：
一种制备嵌入式锗硅外延的表面处理方法，其特征在于包括： 在半导体器件晶圆的硅衬底中形成NMOS晶体管结构和PMOS晶体管结构；并在NMOS晶体管结构上布置用于掩模的光阻，并随后对半导体器件晶圆的硅衬底进行干法刻蚀，在PMOS晶体管结构上形成源漏凹槽； 通过离子注入工艺，在源漏凹槽表面形成非晶态多晶硅层； 去除用于掩模的光阻； 清洗非晶态多晶硅层的表面； 利用第一气体原位腐蚀非晶态多晶硅层，露出硅衬底表面； 利用第二气体执行外延生长前的烘烤； 执行SiGe沉积，形成嵌入式SiGe源漏结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410042486.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种旋流液渣固化的气流床气化炉
- 下一篇：硬质合金丝攻
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
