[实用新型]一种智能功率模块

摘要

实用新型属于功率驱动控制领域，提供了一种智能功率模块。本实用新型所提供的智能功率模块通过其HVIC芯片所包括的自举电路的电源检测模块对HVIC芯片的电源端进行电压检测，并在HVIC芯片的电源端的电压低于第一预设电压值时低电平以驱动U相控制模块、V相控制模块及W相控制模块分别控制第一高压DMOS管DM1、第二高压DMOS管DM2及第三高压DMOS管DM3关断，使智能功率模块的低压区与高压区之间的通路被迅速切断，从而有效地使HVIC芯片的电源避免受到损坏，降低了因电源受损而发生功能失控的机率，进而提高了智能功率模块的使用可靠性和安全性。

主权项

一种智能功率模块，包括HVIC芯片、第一IGBT管、第一快恢复二极管D1、第二IGBT管、第二快恢复二极管D2、第三IGBT管、第三快恢复二极管D3、第四IGBT管、第四快恢复二极管D4、第五IGBT管、第五快恢复二极管D5、第六IGBT管、第六快恢复二极管D6、第一滤波电容C1、第二滤波电容C2及第三滤波电容C3；所述HVIC芯片的电源端为所述智能功率模块的低压区供电正端，所述HVIC芯片的第一上桥臂信号端、第二上桥臂信号端及第三上桥臂信号端分别为所述智能功率模块的U相上桥臂输入端、V相上桥臂输入端及W相上桥臂输入端，所述HVIC芯片的第一下桥臂信号端、第二下桥臂信号端及第三下桥臂信号端分别为所述智能功率模块的U相下桥臂输入端、V相下桥臂输入端及W相下桥臂输入端，所述HVIC芯片的接地端作为所述智能功率模块的低压区供电负端，所述HVIC芯片的第一供电正端作为所述智能功率模块的U相高压区供电正端，所述HVIC芯片的第一高压区控制端与所述第一IGBT管的栅极相连，所述HVIC芯片的第一供电负端与所述第一IGBT管的源极、所述第一快恢复二极管D1的阳极、所述IGBT管D4的漏极以及所述第四快恢复二极管D4的阴极共接作为所述智能功率模块的U相高压区供电负端，所述第一滤波电容C1连接于所述智能功率模块的U相高压区供电正端与U相高压区供电负端之间，所述HVIC芯片的第二供电正端作为所述智能功率模块的V相高压区供电正端，所述HVIC芯片的第二高压区控制端与所述第二IGBT管的栅极相连，所述HVIC芯片的第二供电负端与所述第二IGBT管的源极、所述第二快恢复二极管D2的阳极、所述第五IGBT管的漏极以及所述第五快恢复二极管D5的阴极共接作为智能功率模块的V相高压区供电负端，所述第二滤波电容C2连接于所述智能功率模块的V相高压区供 电正端与V相高压区供电负端之间，所述HVIC芯片的第三供电正端作为所述智能功率模块的W相高压区供电电源正端，所述HVIC芯片的第三高压区控制端与所述第三IGBT管的栅极相连，所述HVIC芯片的第三供电负端与所述第三IGBT管的源极、所述第三快恢复二极管D3的阳极、所述第六IGBT管的漏极以及所述第六快恢复二极管D6的阴极共接作为所述智能功率模块的W相高压区供电负端，所述第三滤波电容C3连接于智能功率模块的W相高压区供电正端与W相高压区供电负端之间；所述HVIC芯片的第一低压区控制端、第二低压区控制端及第三低压区控制端分别与所述第四IGBT管的栅极、所述第五IGBT管的栅极以及所述第六IGBT管的栅极相连；所述第一IGBT管的漏极与所述第一快恢复二极管D1的阴极、所述第二IGBT管的漏极、所述第二快恢复二极管D2的漏极、所述第三IGBT管的漏极及所述第三快恢复二极管D3的阴极共接所形成的共接点作为所述智能功率模块的高电压输入端，所述第四IGBT管的源极与所述第四快恢复二极管D4的阳极共接所形成的共接点作为所述智能功率模块的U相低电压参考端，所述第五IGBT管的源极与所述第五快恢复二极管D5的阳极共接所形成的共接点作为所述智能功率模块的V相低电压参考端，所述第六IGBT管的源极与所述第六快恢复二极管D6的阳极共接所形成的共接点作为所述智能功率模块的W相低电压参考端；所述HVIC芯片包括一自举电路，其特征在于，所述自举电路包括：第一高压DMOS管、第二高压DMOS管、第三高压DMOS管、U相控制模块、V相控制模块、W相控制模块以及电源检测模块；所述第一高压DMOS管的源极与所述第二高压DMOS管的源极、所述第三高压DMOS管的源极以及所述电源检测模块的电源检测端共接于所述HVIC芯片的电源端，所述第一高压DMOS管的漏极、所述第二高压DMOS管的漏 极及所述第三高压DMOS管的漏极分别连接所述HVIC芯片的第一供电正端、第二供电正端及第三供电正端，所述第一高压DMOS管的衬底、所述第二高压DMOS管的衬底及所述第三高压DMOS管的衬底均接地，所述U相控制模块的第一输入端、所述V相控制模块的第一输入端及所述W相控制模块的第一输入端分别连接所述HVIC芯片的第一下桥臂信号端、第二下桥臂信号端及第三下桥臂信号端，所述U相控制模块的第二输入端、所述V相控制模块的第二输入端及所述W相控制模块的第二输入端分别连接所述电源检测模块的第一输出端、第二输出端及第三输出端，所述U相控制模块的输出端、所述V相控制模块的输出端及所述W相控制模块的输出端分别连接所述第一高压DMOS管的栅极、所述第二高压DMOS管的栅极及所述第三高压DMOS管的栅极；当所述电源检测模块检测到所述HVIC芯片的电源端的电压小于第一预设电压值时，所述电源检测模块的第一输出端、第二输出端及第三输出端均输出低电平以驱动所述U相控制模块、所述V相控制模块及所述W相控制模块分别控制所述第一高压DMOS管、所述第二高压DMOS管及所述第三高压DMOS管关断；当所述电源检测模块检测到所述HVIC芯片的电源端的电压大于第二预设电压值时，所述电源检测模块的第一输出端、第二输出端及第三输出端均输出高电平，若所述HVIC芯片的第一下桥臂信号端为高电平，则所述U相控制模块控制所述第一高压DMOS管导通，若所述HVIC芯片的第一下桥臂信号端为低电平，则所述U相控制模块控制所述第一高压DMOS管关断；若所述HVIC芯片的第二下桥臂信号端为高电平，则所述V相控制模块控制所述第二高压DMOS管导通，若所述HVIC芯片的第二下桥臂信号端为低电平，则所述V 相控制模块控制所述第二高压DMOS管关断；若所述HVIC芯片的第三下桥臂信号端为高电平，则所述W相控制模块控制所述第三高压DMOS管导通，若所述HVIC芯片的第三下桥臂信号端为低电平，则所述W相控制模块控制所述第三高压DMOS管关断；其中，所述第一预设电压值小于所述第二预设电压值。