[实用新型]一种兼容存储多种不同速度数据的电子存储器

摘要

本实用新型涉及一种兼容存储多种不同速度数据的电子存储器，该存储器基于FPGA实现，FPGA包括数据选择控制单元、接口控制单元和Flash存储芯片控制单元，其中接口控制单元包括接口时钟频率控制模块和接口芯片控制模块，Flash存储芯片控制单元包括输入缓存、Flash存储芯片、输出缓存和Flash控制器，其中数据选择控制单元、接口时钟频率控制模块、接口芯片控制模块、输入缓存、Flash存储芯片、输出缓存依次连接，Flash控制器分别与输入缓存、Flash存储芯片和输出缓存连接，该电子存储器可以兼容存储多种不同速度数据，且结构简单，兼容性高，并大大节约成本，具有很强的实用性。

主权项

一种兼容存储多种不同速度数据的电子存储器，其特征在于：基于FPGA实现，FPGA包括数据选择控制单元、接口控制单元和Flash存储芯片控制单元，其中接口控制单元包括接口时钟频率控制模块和接口芯片控制模块，Flash存储芯片控制单元包括输入缓存、Flash存储芯片、输出缓存和Flash控制器，具体连接关系为：数据选择控制单元连接接口时钟频率控制模块，接口时钟频率控制模块连接接口芯片控制模块，接口芯片控制模块连接输入缓存，输入缓存连接Flash存储芯片，Flash存储芯片连接输出缓存，此外Flash控制器分别与输入缓存、Flash存储芯片和输出缓存连接；数据选择控制单元：由外部硬件使能开关控制，选择接收不同数据速度的导引头数据，并将所述导引头数据输出给接口时钟频率控制模块；接口时钟频率控制模块：接收数据选择控制单元输入的导引头数据，并根据所述导引头数据的速度选择相应的时钟频率，并将所述时钟频率与导引头数据输出给接口芯片控制模块；接口芯片控制模块：根据接收的时钟频率控制接口芯片接收数据的速度，使接口芯片接收数据的速度与接收的导引头数据的速度相匹配，同时将接收的导引头数据输出给输入缓存；输入缓存：将接口芯片控制模块输入的导引头数据进行存储，并选择相应的时钟频率，使所述时钟频率与接口芯片接收的数据速度相匹配；Flash控制器：将输入缓存中的数据存储至Flash存储芯片中，当需要从Flash存储芯片中读取数据时，将Flash存储芯片中的数据输出至输出缓存中，通过输出缓存输出至上位机；输出缓存：将Flash存储芯片输出的数据进行存储。