[发明专利]一种模拟IO静电放电电路

摘要

本发明涉及微电子学中的集成电路(IC：Integrated Circuit)静电放电(ESD：Electro‑Static Discharge)保护设计技术领域，公开了一种模拟I/O(Input/Output)ESD电路，提供了一种低成本、易设计、高可靠性的适用于高性能敏感模拟信号的IO ESD电路。其特征在于，本发明基于兼容LDMOS(Laterally Diffused Metal‑Oxide‑Semiconductor)的CMOS工艺设计，其中LDMOS版图按照非ESD规则设计，即采用最小设计规则设计，易于设计实现；节省了SAB(silicide blocking)mask，节约了生产成本；LDMOS兼容CMOS工艺，该LDMOS器件采用标准CMOS工艺流程的silicide(金属硅化物)工艺加工；该模拟IO中节省了传统结构的二级保护电阻和二级保护器件，大幅度降低了输入寄生参数对敏感模拟信号的影响；LDMOS通过自身沟道开启完成静电放电，具有开启速度快、开启电压低的优势，可对芯片提供可靠的ESD保护。

主权项

一种模拟IO静电放电电路，其特征在于该电路由LDMOS(106)和P型Diode(105)构成，LDMOS连接在IO PAD(104)与GND(102)之间，提供PAD与GND之间的ESD保护，LDMOS的源极和衬底接于GND(102)，漏极接于IO PAD(104)，栅极接于RC延迟电路；P型Diode连接在IO PAD(104)与VDD(101)电源之间，提供PAD与电源之间的ESD保护，Diode的阳极接于IO PAD(104)，阴极接于电源VDD(101)，电阻R(107)连接于LDMOS(106)的栅极和GND(102)之间，电容C(108)连接于LDMOS(106)的栅极和VDD(101)之间，RC乘积的取值范围为150nS‑1000nS。