[发明专利]一种提高ADC+FPGA数字接收系统灵敏度的抖动发生装置及抖动产生方法有效
| 申请号： | 201310561456.0 | 申请日： | 2013-11-04 |
| 公开（公告）号： | CN103560800A | 公开（公告）日： | 2014-02-05 |
| 发明（设计）人： | 薛龙 | 申请（专利权）人： | 中国电子科技集团公司第四十一研究所 |
| 主分类号： | H04B1/10 | 分类号： | H04B1/10 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 266555 山东省*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于信号处理技术领域，涉及一种提高ADC+FPGA的数字接收系统灵敏度的抖动发生装置及抖动产生方法，装置包括耦合器、模拟数字转换器、数字模拟转换器、模拟低通滤波器、放大器和现场可编程逻辑阵列，其中，耦合器、模拟数字转换器、现场可编程逻辑阵列顺次连接，现场可编程逻辑阵列与数字模拟转换器、模拟低通滤波器、放大器、耦合器顺次连接。本发明产生的窄带抖动信号频率范围实时可变，可降低ADC引入的失真，抑制杂散信号，提高数字接收系统的灵敏度和动态范围，且电路简单，成本低廉，操作灵活，通用性强。 | ||
| 搜索关键词： | 一种 提高 adc fpga 数字 接收 系统 灵敏度 抖动 发生 装置 产生 方法 | ||
【主权项】：
一种提高ADC+FPGA的数字接收系统灵敏度的抖动发生装置，其特征在于，包括：耦合器(1)、模拟数字转换器(2)、数字模拟转换器(3)、模拟低通滤波器(4)、放大器(5)和现场可编程逻辑阵列(6)，其中，所述耦合器(1)、模拟数字转换器(2)、现场可编程逻辑阵列(6)顺次连接，所述现场可编程逻辑阵列(6)与数字模拟转换器(3)、模拟低通滤波器(4)、放大器(5)、耦合器(1)顺次连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所，未经中国电子科技集团公司第四十一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310561456.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种海鲜香肠及其制备方法
- 下一篇：一种继电保护开关量输出回路启动电路及方法
